随着无线标准――包括广域3G、2.5G和局域802.11网络的扩展，未来无线器件将要支持多种空中接口和调制格式。软件无线电（SDR）技术采用可重配置的多标准硬件平台，让无线器件具有这方面的功能。随着FPGA和数据转换器技术的不断发展，SDR概念正不断地成为现实。Altera^®的可编程逻辑器件，及丰富的IP核和最领先的设计软件，提供了一个能高效实现SDR技术的理想平台。

SDR系统架构

图1是基于SDR的3G基站的硬件划分，它可以重配置支持多种标准。为了重配置整个系统，理想的SDR基站应该在数字域内完成所有的信号处理工作。然而，这一代的宽带数据转换器无法支持不同无线标准所需的处理带宽和动态范围。因此，模数变换器（ADC）和数模变换器（DAC）通常工作在中频（IF），分离的宽带模拟前端用来完成对射频（RF）级的后续信号处理，见下图。

图1. 基于当前技术的SDR架构

图1注释：

1. DUC: 数字上变频器
2. CFR: 波峰因子消减
3. DPD: 数字预矫正
4. DDC: 数字下变频器
5. PA: 功率放大器
6. LNA: 低噪声放大器

数字中频处理

数字IF将数字信号处理的领域从基带跨越到天线――RF域。这增加了系统的灵活性，同时降低了制造成本。而且，数字频率转换具有比传统模拟技术更大的灵活性和更高的性能（在衰减和选择性方面）。Altera Stratix™ II FPGA具有高性能的嵌入DSP块、Nios^®嵌入式软核处理器、TriMatrix™存储器架构和高速接口， 提供了高度灵活和集成的平台，实现大计算量的数字IF功能， 包括上下变频，同时降低了引入新技术DPD、CFR和智能天线的风险。

数字上变频器

在基带处理单元和上变频器之间通常需要对数据进行格式化，它可以无缝地添加在图2所示的上变频器前端。这种技术为上变频器提供了全可定制的前端，允许对高带宽的数据进行信道化，这在一些3G系统中很常见。定制逻辑或Nios嵌入式处理器可用来控制上变频器和基带处理单元之间的接口。

图2. 数字上变频器

图2注释：

1. RRC = 根升余弦
2. NCO = 数控振荡器

在数字上变频中，输入数据在用可调载波频率进行正交调制之前经过了基带滤波和插值。Altera为了实现内插的基带有限冲激响应（FIR）滤波器，提供了FIR编译器 ，根据特定的标准，权衡面积和速度，生成最优的固定和自适应滤波器架构。Altera还提供了NCO编译器IP核，它能够生成多种具有超过115 dB的无失真动态范围（SFDR）和极高性能的振荡器。根据支持的频率分配数量，在可编程逻辑器件中能够例化合适数量的上变频器。

波峰因子消减

基于3G码分多址（CDMA）的系统和多载波系统如正交频分复用（OFDM）的信号有很高的波峰因子（峰平比）。这样的信号大大地降低了基站PA的效率。Altera的FPGA为SDR基站提供了可重配置平台，为每个标准实现定制的CFR技术。

数字预矫正

3G标准和高速移动数据采用了非恒定包络调制技术如正交相移键控（QPSK）和正交相位调制（QAM）。这对功率放大器有严格的线性度要求。DPD线性技术包括查找表和多项式两种方式，都可用Stratix II器件高效地实现。DSP块的乘法器能达到380 MHz的速度，能有效地分时共享，实现复杂的乘法。Stratix II FPGA在SDR基站中使用时，可重配置实现合适的DPD算法，为特定的标准有效地让PA线性化。

数字下变频器

在接收器一侧，数字IF技术能在数字域采样IF信号，进行信道化和采样率转换。使用降采样技术，高频，IF信号（通常为100+MHz）可以量化。Altera提供了Stratix版带DSP开发包的DDC参考设计，作为设计的起点或实验平台。对于SDR应用，因为不同的标准有不同的码片/比特速率，非整数采样率转换需要把采样数转换为任何标准的基本码片/比特率的整数倍。Altera的DSP Builder工具包括可编程重采样器块，它完成0.5和1之间转换率的非整数抽取。

图3. 数字下变频器

基带处理

无线标准不断地发展，通过先进的基带处理技术如自适应调制和编码、时空编码（STC）、波束赋形和多入多出（MIMO）天线技术等支持更高的数据率。基带信号处理器件需要极大的处理带宽，才能支持如此大计算量的算法。Altera FPGA专为这样的应用如HSDPA的信道编码和波束赋形进行了定制。

基带部件也需要足够灵活才能完成支持同样标准的增强版之间的移植，及支持完全不同标准的能力。采用Nios软核处理器和大量IP核所具备的远程升级性， 让Altera FPGA成为在发送和接收信号处理数据通道上完成SDR功能的理想选择。图4所举例子说明Altera FPGA能够很方便地重新配置，通过诸如turbo编码器、Reed-Solomon编码器、符号交织、符号映射器和逆FFT(IFFT)的MegaCore功能支持WCDMA/HSDPA或802.16a标准的基带发送功能。

图4.SDR基带数据通道重配置示例

协处理功能

正如图5所示，SDR基带处理通常需要处理器和FPGA，其中处理器进行系统控制和配置，而FPGA实现大计算量信号处理数据通道和控制，让系统的延迟最小。在不同的标准之间，处理器能够动态地在软件的主要部分之间切换，而FPGA能够根据需求完全重新配置，以实现特定标准的数据通道。

图5. SDR的协处理架构

Altera FPGA协处理器和各自DSP和通用处理器相连接，提供更高的系统性能和更低的系统成本。Altera的SOPC Builder包括MathWorks Simulink环境的扩展，即DSP Builder，是一个健全的便于协处理器集成的工具。采用DSP Builder，系统设计者能够组装具有大量功能的参数化模块，从复用器到全参数化的FIR滤波器。一旦在DSP Builder中构造了一个数据流系统，它就可以作为任何由SOPC Builder组装的基于处理器系统的协处理器。利用SOPC Builder的交互式菜单，设计者能够设置他们想要使用的部件参数，然后选择最优的Avalon交换架构连接所选用的部件。另外，用SOPC Builder建立的功能块可以存储供将来的设计重用，具有时间和成本的优势。

国防应用中的SDR

SDR是联合战术无线电系统(JTRS)的基本技术，该系统最初是开发软件可编程无线电，为全美军事服务及盟军和同盟国提供无缝实时的通信。JTRS的功能性和扩展性是构建在名为软件通信架构的开放的架构框架上。JTRS终端必须支持动态地加载30多个指定的空中接口或波形之一，它们通常比公众使用的要更复杂。Altera FPGA有所需的处理能力和灵活性，满足了这方面的需求。Altera也是SDR论坛的成员，积极参与，以推动SDR技术的发展。

相关链接

• 用可编程逻辑实现数字IF
• 可重配置SDR系统设计的关键
• FPGA协处理器参考设计
• 用Stratix II FPGA进行远程升级

转载自Altera