shiyinjita的个人空间 https://blog.eetop.cn/239461 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

关于分组约束的使用?

已有 780 次阅读| 2012-1-12 16:56 |个人分类:xilinx

前几天在调试DA的时候,因为要3个DA进行串联,所以要串行发送24位数据,此时会遇到问题 “有的DA档位会出错” ,这个问题,当时考虑是时序达不到,后来把DA的时序降低到5M,但是发现偶尔还是出错。
因此想到 是不是24的寄存器进行串行输出的时候,是不是有的位数因为离着时钟比较远,导致数据在时钟后面,基于这个思路,把24位寄存器作为一个分组约束。
此时测试了50遍左右,发现正常工作,没有出现出错的情况。

///////////////////////修改///////////////////
但是后来 又发现 有的机器还是出现,这一点另我一点也摸不着头脑,仔细分析了过程,发现问题真正的所在,原因是 因为我的结构是FPGA+68013,其中68013是24M,而FPGA的主控时钟是125M,那么两者之间出现的就是异步时钟域, 基于这个现象,我进行了同步操作,打拍2次,OK,问题解决。
不过令我感到意外的是 为什么时序报告 没有报告这个错误呢 !!!



点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 2

    好友
  • 1

    获赞
  • 29

    评论
  • 2808

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 10:10 , Processed in 0.013364 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部