日志
about chip verification
| |
First,全片验证的目标：
1. 模块之间连接的正确性（匹配性）
2.支持的协议（业务）的正确性
3. configuration of chip的正确性
2rd:受限因素
1.千万门级或者亿万门级规模仿真的效率
2.Debug的效率
基于以上目标：在全片下挂RM不可取
可行的环境
1. 单DUT
上行行数据通路独立开来，独立发包，多个scoreboard bind到模块间，以便debug.
如果包发生了transform(content),要针对payload增加固定不变字段，适用合理的策略使得DUT透明这个field,以便结果比对。
2.单DUT
上下行打环，同样add scb as above, 结果比对采集与下行的输入和上行的输出
在某种程度上保证了上下行通路的耦合（匹配）
3.双DUT
2个对接，上下行独立，scb同上，优点可以充分验证协议正确性
另外i：软硬件系统级环境，有过经验，待后续总结完善。
存在的问题
1.外设处的有效debug
2.性能仿真
3.是不是这样就够了，系统宏观的功能就ok了？？？
/1 
eetop公众号
创芯大讲堂
创芯人才网