日志

项目流程-实施3

已有 535 次阅读| 2016-6-12 23:14 |个人分类:验证杂谈

实施描述：subchip逻辑网表交付后端；FPGA完成关键数据路径的通流；全片系统验证通包；

input:

1. 模块RTL代码

2.芯片subchip划分方案

3.FPGA 可综合RTL

4. FPGA测试方案

5.FPGA测试用例

6.芯片系统验证环境

output:

1. FPGA完成关键数据路径通流

2.全片系统验证通包；

3.各subchip的SDC完成评审

4.各shuchip完成DC和Formality评审

5.各subchip完成DC报告评审

6.各sucbhip完成CDC报告评审

7.各subchip的逻辑网表就绪

8.MemoryCompiler脚本锁定

9.Pre-mask Eco流程建立

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-4-27 13:21 , Processed in 0.031641 second(s), 18 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网