AHB与AXI的差别

11SG21908:黄庆丰

AXI协议的主要特征：地址/控制段与数据段分离读数据通道和写数据通道分离容易插入寄存器片以确保时序收敛支持基于猝发的事务处理，只需发出起始地址能够发出多个没完成(outstanding)的事务支持乱序事务处理通过采用字节选通支持非对齐的数据传送向后兼容 AHB和 APB接口 AHB总线结构的组成： AXI五个独立的通道: AHB主设备(master)读地址通道能启动读、写总线操作的芯核。传输读事务所要求的地址和控制信息如：处理器、DSP、DMA控制器等读数据通道 AHB从设备(slave)把来自从设备的读数据和任何读响应响应(非启动)读或写总线操作的芯核。信息传送回主设备从设备信号需向 AHB主设备指明当前数写地址通道据传送的状态(成功、失败、等待)传输写事务所要求的地址和控制信息如：外部存储器接口、APB桥以及内部存写数据通道储器等把来自主设备的写数据传送到从设备 1

AHB系统总线 (Advanced High-performance Bus) AHB一般作为高性能系统的骨干总线，用来连接高时钟频率和高吞吐量的系统设备，如 CPU、片上存储器、DMA和 DSP等，总线适合于嵌入式处理器与高性 AHB能外围设备、片内存储器及接口功能单元的连接。它支持多总线主设备、多总线从设备，提供高带宽工作 AHB的主要特性：支持多个总线主设备地址/数据分离的流水式操作固定长/不定长猝发(burst)传送分裂(split)事务处理协议多路复用(非三态)互连方案

AXI接口规范 (Advanced eXtensible Interface) AXI是新一代 AMBA接口，它面向更高性能、更高时钟频率的系统设计，增添了许多新特性使得它可以支持高速深亚微米互连。

AHB仲裁器(arbiter)确定访问总线的下一个总线主设备，以保证任何时刻只有一个主设备启动数据传送。每个 AHB系统只能有一个仲裁器 AHB译码器(decoder)译码每次传输的地址，产生传输中涉及的从设备的选择信号 AHB互连结构采用中央多路选择器互连方案所有总线主设备发出它们想要执行传送的地址和控制信号，然后仲裁器决定把哪个主设备的地址和控制信号路由到所有从设备，中央地址译码器译码地址信息产生相应的从设备选择信号，同时控制从设备到主设备多路选择器把被寻址从设备的读数据和反应信号路由到所有主设备 AHB地址译码器采用集中式的地址译码机制有利于提高外围设备的可移植性，使外围设备独立于系统存储器空间映射需要一个中央译码器中央译码器执行集中的地址译码，为从设备产生片选信号简单的译码方案，即译码地址的高位部分另外，

它还是一个附加的缺省从设备。当主设备对不存在的地址空间进行访问时，由中央译码器作出相应的反应，以避免系统死锁。

写响应通道允许从设备向主设备发出信号表明写事务完成

AXI互连结构一般而言，AXI协议对挂接的 master和 slave的数量没有限制，master与 slave之间的总线互连方式多样。大多数系统一般采用以下三种互连方式之一:共享地址总线和单一数据总线(SASD)共享地址总线和多重数据总线(SAMD)多重地址和多重数据的多层总线(MAMD在 SASD方式下，每个通道只能被一对 master和 slave占用。当一个 master向一个 slave发出地址，其他 master将不能使用总线。这类似于 AMBA2 .0规范的结构特点。在 SAMD方式下，地址通道共享，所以只能被一对 master和 slave占用。而多对 master和 slave可以占用其他通道(读/写数据和响应通道)。例如，如果 masterl发送写数据给 slavel,此与同时 master2可以发送数据给 slave2而无需等待总线释放。可以同时通信的 master和 slave的对数是由设计决定的。在 MAMD方式下，各个地址通道可以分别被多对 master和 slave占用。这样最大限度提高了互连的灵活性和互连结构的性能。这种拓扑结构也是最难验证的，因为多对 master和 slave可以在任何时间同时通信。验证所有端口之间的相互作用将对系统的顺利运转非常关键。多层总线的这种并行访问机制有效提高了数据吞吐量，降低了访问延时。 AXI协议为每个事务设定一个 ID标签所有通道都有各自的 ID信号 - AWID, ARID, RID, WID, BID. 2

协议要求：带有相同 ID标签的事务按顺序完成带有不同 ID标签的事务可以以乱序方式完成主设备可用 ID标签实现多个虚拟主设备在一个多主设备的系统中，互连负责对 ID标签添加附加信息，以确保来自所有主设备的 ID标签是唯一的主设备号 vs.虚拟主设备号。 AHB的基本传送 AXI基本数据传输 AHB传送由两部分组成：地址段和数据 AX I协议支持可变长度突发，每次突段。发数据可以从 1到 16个；突发宽度地址段和数据段发生在不同的时钟周 8-1024 bits;突发方式分环绕式，增量期，事实上，一个传送的地址段发生在式和非增量式;数据总线宽度可以为 8,前个传送的数据段。 16, 32, 64, 128, 256, 512和 1024这种地址和数据的重叠正是 AHB总线流 bits。Master(主设备)首先通过写地址水特性的基本原理。通道发送地址和控制信息，接着通过写既考虑了高性能操作，同时又为总线从数据通道发送每一个写数据。 master当设备提供了足够的传送响应时间。发送最后一个数据时， WLAST信号变高。从设备可以通

过无效 HREADY信号延长数 Slave(从设备)接收完所有的数据后，据段几个时钟周期，亦即插入等待状态。向 master返回写响应信号 OKAY,表明需要注意的是，当从设备插入等待状态写传输完成。延展数据段的同时，也有副作用，即延读数据通道结构也分读地址通道和读展了下一个传送的地址段。数据通道，与写数据通道结构不同的是它没有独立的响应通道。读数据的响应信号包含在读数据通道中。 AHB猝发操作递增式猝发 (Incrementing Burst)用来访问连续的地址空间，猝发过程中每个传送的地址是前个传送地址的递增。如: DMA控制器，可直接用递增式猝发来填充存储器中的 Buffer,不需考虑特殊的地址边界对齐问题。包绕式猝发(Wrapping Burst)这种猝发过程中，如果传送的起始地址没有按猝发长度(按字节数计算，等于节拍数×传送大小)对齐，则当传送地址递增到地址边界时传送的地址将回绕。通常用于 Cache行填充情况，主设备将首先访问它急需的数据，然后再把 Cache 3

行填充所需的剩下数据取出来最终完成该猝发传送。 AHB传送响应总线主设备发起传送后，被访问的从设备必须对该传送作出响应 HREADY信号：用来延展传送 HRESP[1:0]信号：用来指明传送状态具体的传送响应情况有以下几种方式：立即完成传送插入一个或多个等待状态后完成传送 (最多 16个等待周期)传送不能在有限时间内完成，让主设备重新发送该传送发出错误表明传送失败仲裁算法固定优先级算法每个主设备的优先级是固定不变的可以对那些有重要数据传输、或有大量实时数据传输以及经常需要占用总线的主设备赋予较高的优先权，以便有效地利用总线缺点是，可能会出现总线主设备“撑死”和“饿死”的现象循环优先级算法其优先级随着每个总线周期动态地改变，各个设备在总线上的身份平等，获得总线占用权的机会均等。因此，是最公平的算法缺点是，当处理某些设备的大批量实时数据时会造成效率的降低在实际中，常常将这两种算法结合起来使用 AHB Lite总线系统 AHB Lite协议是完整 AHB协议的子集只支持一个总线主设备不需要总线仲裁器及相应的总线请求/授权协议不需要控制/数据/地址多路选择器不支持 Retry和 Split响应