注1:如果各位觉得我包含在自己日志里面对您不妥,或者涉及隐私的话,请告知我,我删除。 注2:问题的解答我只列举我自己的想法,不保证可以一直追踪到真正正确的解答,所以请如果有看客的话,解答仅作参考之用,也欢迎大家在blog里留言评论。

单bit信号跨越时钟边界一定要做同步

上一篇 / 下一篇  2011-03-22 23:07:23 / 个人分类:经验集锦

最近发现自己RTLdesign的一个bug,都要tapeout了,post-layout才发现。虽然不是critical的bug,但是的确是我设计中的一个疏忽。

慢速时钟下的一个信号,需要跨越到一个快速时钟去采样。结果这个控制信号没有同步过去,快速时钟直接拿来使用了。

后果很严重,post-layout simulation 发现亚稳态/不完全采样。

以后切记切记,任何控制信号,不管从快速时钟去慢速时钟还是慢速时钟去快速时钟,都要做同步处理。

做设计这么多年了,不是不知道这个原理,有的时候只是疏忽而已。

最后由于别的critical问题,顺便fix掉。这个应该算是个喜剧结束啦。

大家千万不要出现我这种错误,跨越时钟的模块内相关信号一定要仔细又仔细。


TAG:

引用 删除 lwf198305   /   2011-08-01 22:33:27
不同时钟域,信号必须先同步,后使用。
 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

acgoal

acgoal

Ethernet switch ASIC Design,emulation

我的栏目

日历

« 2019-01-17  
  12345
6789101112
13141516171819
20212223242526
2728293031  

数据统计

  • 访问量: 62488
  • 日志数: 24
  • 建立时间: 2010-12-17
  • 更新时间: 2018-11-20

RSS订阅

Open Toolbar