注1:如果各位觉得我包含在自己日志里面对您不妥,或者涉及隐私的话,请告知我,我删除。 注2:问题的解答我只列举我自己的想法,不保证可以一直追踪到真正正确的解答,所以请如果有看客的话,解答仅作参考之用,也欢迎大家在blog里留言评论。

EETOP论坛发现和回复的问题集锦2011/03/09/01

上一篇 / 下一篇  2011-03-09 20:00:45 / 个人分类:经验集锦

问题:

注:这是一个altera IO绑定的问题,没玩过altera的 FPGA,不过希望和xilinx一样吧。

altera FPGA在锁定引脚的时候有特殊要求,比如说DDR2的时钟信号不能与DQ、DQS在同一个IO坐标,它这个坐标的说明文档哪里能找得到啊?我上官网找了半天,一无所获

我的解答:

你的问题有些不清楚,何谓同一个坐标,我没有用过ALTERA的FPGA,但是据我用Xilinx的经验来说,同一个坐标只有一个PAD啊,当然不能同一个管脚绑定到两个不同的PAD上。
不知道你这里说的“IO坐标”是不是指一个IO bank

续: 我在Xilinx里面曾经遇到一个问题,不知道是不是和你的一样。Xilinx的一个bank只能有一个电平,是不可以把两个不同电平的信号绑定到同一个IO bank的。


TAG: FPGA fpga 管脚绑定

引用 删除 xugrant   /   2011-09-24 23:08:44
IO坐标是什么?从来没听过这个概念
 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

acgoal

acgoal

Ethernet switch ASIC Design,emulation

我的栏目

日历

« 2019-01-14  
  12345
6789101112
13141516171819
20212223242526
2728293031  

数据统计

  • 访问量: 62346
  • 日志数: 24
  • 建立时间: 2010-12-17
  • 更新时间: 2018-11-20

RSS订阅

Open Toolbar