问题：

SDRAM时序问题，

疑问1：写操作时，SDRAM控制器在时钟的上升沿拉高响应的命令引脚，这些命令是在同一个上升沿（有一定的走线时延）被SDRAM采样到，还是在下一个时钟周期（有一定的走线时延）的上升沿被SDRAM采样到呢？我个人是偏向于理解成下一个上升沿采样，因为如果同一个上升沿采样信号的建立时间不可能满足，但是这样理解又产生一个新的问题，就是SDRAM器件如果判断哪个是第一个上升沿，哪个是下一个上升沿呢？

疑问2：我在网上看到一种论点，说的是SDRAM是基于公共时钟同步模式传输数据的，在高速电路设计中只关心建立时间，我对建立时间这样理解可以吗？比如说sdram_we的建立时间最少为2ns，我的电路设计中从FPGA引脚到sdram_we引脚的信号时间裕量只要保证比2ns大就不会产生误操作吗？这样的话那关于SDRAM的高速电路设计的等长设计好像并不是很重要，因为线长的时延相对于ns级的建立时间而言影响实在是微乎其微。

疑问3：顺便请教一下DDR的高速电路设计的建立时间，保持时间与走线时延的关系。

我的解答：

并不是很了解SDRAM，但是据我理解：
1. 你理解的没错，的确是在下一个时钟沿采样，但是后面的疑问完全不存在，建议你好好看看时序图。疑问自然解除。没有人要知道哪个是第一个时钟沿，哪个是下个时钟沿。（不知道你是否了解，但是这个问题的确有点。。。不好解释，自己多领会吧）
2. 你描述的“比如说sdram_we的建立时间最少为2ns，我的电路设计中从FPGA引脚到sdram_we引脚的信号时间裕量只要保证比2ns大就不会产生误操作吗？”，这不正确，如果SRAM的WE建立时间最少是2ns，如果用源同步时钟，上升沿采样，那么FPGA到sdram_we的信号时间余量为"时钟周期-2ns“。应该是这个值。比如周期是5ns，那么时间余量=3ns。
3. 第二点的“这样的话那关于SDRAM的高速电路设计的等长设计好像并不是很重要，因为线长的时延相对于ns级的建立时间而言影响实在是微乎其微”，PCB电路的等长设计据我理解应该是为了约束并行数据线/控制信号之间的skew的，重点不是在信号延迟上吧。

我的评论：要学会画电路时序图，分析好时序是数字集成电路设计的基本功。虽然我也没学会精髓。

注1：如果各位觉得我包含在自己日志里面对您不妥，或者涉及隐私的话，请告知我，我删除。

注2：问题的解答我只列举我自己的想法，不保证可以一直追踪到真正正确的解答，所以请如果有看客的话，解答仅作参考之用，也欢迎大家在blog里留言评论。