日志

Timing analysis mode进化论之timing derate（三)

热度 2已有 2391 次阅读| 2018-5-10 22:51 |系统分类:芯片设计

SOCV timing derate 简述

说道socv（socv是c家 tool的使用称呼，在s家的PT工具中称之为pocv），就要提到SSTA的概念（ statistical static timing analysis ）。过去的sta分析模式只考虑最差和最好情况下的时序收敛问题，因此会造成一些甚至是大量的过度收敛，这就增加了物理实现的成本，造成一定的资源浪费。而ssta则是根据各种情况出现的统计学概率来计算延时从而进行时序收敛的过程，很大程度上减少了不必要的时序优化，能够更加合理的利用片上资源。

1.）ssta的三sigma算法

ssta实在sta的基础上去除掉过度悲观的部分，从而提高迭代效率和chip面积的优化。

2.）socv timing derate的使用

socv 里的derate的基本用法和往常的用法大体相同，个别地方有区别。主要差别在于算法上，socv因为有-mean和-sigma两个参数存在，derate的设置也是针对-mean和-sigma来的，derate先和mean，sigma进行运算，然后根据delay=mean+3sigma的公式得出延时。同样适用于net，cell，lib，corner等。

例如：

set_timing_derate -early 0.9

mean: 0.2

sigma:0.3

则 delay= 0.2*0.9 + 3*（0.3*0.9）=0.99

有负值的情况

mean： -0.2

sigma：0.3

则delay= -0.2*（2-0.9）+3*（0.3*0.9）=0.59