| ||
一、 画模块cell的基本要求和注意事项
1. 在每个cell layout开始前,都请先和TOP人员对模块的位置,形状,面积等进行沟通,以防止重复工作,如果满足不了TOP的要求,请第一时间和TOP进行确认,不要画完了在告诉TOP,影响TOP布局,在修改模块,降低工作效率。
2. 在每个cell layout开始前,都请和电路人员沟通,了解电路人员对这个模块要求,(匹配,metal option,电流大小等)不管经验有多少,不管你画过多少次这个模块,充分理解电路的要求是必须的,同时TOP布局请考虑A打头(敏感信号)和DD打头(噪声信号)的线尽量短。
3. 模块内电源、地线在不增大面积情况下,尽量加宽met。如果电源跳线最少6个孔,不可以用其他层次连接。
4. Cell布局 尽量采用 使电源线简单直接,不要绕很多弯,特别是用环来当主线的时候。布局尽量PMOS一排,Nmos一排。能合并的合并。
5. PMOS/NMOS的保护环要尽量围完整。数字的standard cell请采用统一标准,即P/NMOS中间打保护环,保护环中间留几条线道根据cell复杂度自由调整。(如果电路有其他想法,可以根据电路要求调整)
6. 请把每个mos管,电容,电阻等所有器件上用TEST层次打上名字。
7. 电阻,电容,电流镜等尽量都要用metal2进行连接,附件预留接地或者接电的Via。并且match要符合温度梯度(不知道话和TOP沟通)。
8. 注意大电流地方的latchup,根据电流大小要拉开间距,画好双保护环。
9. 注意对NMOS in Nwell的电容处理,要当成容易触发latchup NMOS处理,注意在TOP上的位置是否距离可以产生大电流或ESD管过近,要拉开它到PMOS的距离。
10. 数字地器件和模块地器件,数字Psub环和模拟Psub环要隔开一段距离。
11. 注意如果器件直接连接到PAD上(除电源地),要记得画ESD结构,如果电路忘记,要记得提醒。孔要打的足够多。
12. 如果cell 内部含有A打头(敏感信号)线,请注意和其他DD或D打头(燥声信号)进行隔离。
13. 注意低压NELL区域,如果接高压电位(相对地是高压),要注意P+到NWELL、N+到PWELL的间距是否拉开,如果是新工艺没有改过间距,要提醒TOP和工艺确认。
14. 注意自电位的pwell放到DNW里时,DNW电位是否不低于pwell电位。
15. 在完成TOP和Cell后请把主要的层次变为实心层次,看看是否有缺失的存在。
16. Layout不准用poly跳线,如果要用poly跳线,要和电路确认不会影响电路性能。请千万注意。
17. 特别模块布局提醒:
1) DRIVER模块(大功率管,特别的大电流地方)最后一级驱动,D端要拉开一点间距,D端孔到有源区边界的距离要大于到poly的间距。
2) 小芯片中的BG或者REF模块一般都会放到芯片的边缘,所以模块中的三极管和匹配电阻,要远离芯片边界。
3) 大功率管注意如果用的DMOS的话,要和工艺和电路确认是否需要将接DNW的那端放到外边。