pirists的个人空间 https://blog.eetop.cn/543442 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

OP stability的一个坑

已有 945 次阅读| 2017-9-27 14:02 |个人分类:design experience|系统分类:硬件设计


当VBPX=VBP0时,会有一个奇怪的pole-zero pair,对AC特性有很大影响。特别是P3/P4的面积很大时。估计是通过P3/P4的CGD coupling到VBP0,组成了一个loop。
原来在做cascode OP时,cascode管的Gate的decoupling电容不够大,也会影响AC特性。
另外,CHOP开关的阻抗和寄生也会对stb产生影响。接成具体integrator或close loop amplifier时,接的不同的负载也会产生extra poles and zeros。例如,接成cyclic ADC的X2 OP时,会有一个零点。共模电压用电阻产生时,稳压电容用MOS管做会有一对奇怪的pole-zero pair,对stability影响不大,但是会对UGB有影响。
此类问题在设计时都要足够注意,出现与计算不符的现象时需要先排除这些因素。

点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 6

    粉丝
  • 0

    好友
  • 18

    获赞
  • 1

    评论
  • 1031

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:36 , Processed in 0.019951 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部