热度 3|
译文:
一种新的能够准确跟踪漏电流的技术正在成型
自从1985年开始,IC行业就开始使用传输线脉冲测试来测试芯片上保护结构的静电放电(ESD,electrostatic discharge)的特性。这种TLP ESD测试技术是由Maloney和Khurana提出的,作为一种新的电气分析手段,用来测试许多单独元件的ESD保护结构。自从那时开始,这项技术已被证明是缩短保护电路设计周期的一个最有用的手段。
一个TLP测试器使用的是矩形脉冲,其能量范围和人体模型(HBM)ESD条件测试中使用的脉冲相似。TLP的脉冲宽度的选择原则是能够引起和HBM ESD应力测试相同的电流幅度的损伤水平(电气方面的损伤)。这使得TLP(矩形脉冲,宽度为75-200钠秒)和HBM(双指数脉冲,宽度为150钠秒)之间有了相互关系。这种相互关系是建立在TLP电流和假定的HBM蜂值电流之间的,例如
两种系统的上升时间使得TLP和HBM之间的相互关系更为紧密,因为任何一个有威胁的脉冲的上升时间都能在使器件失效中引起巨大的差异。这种失效是由版图中的ΔV/Δt 效应和ESD保护电路的结构所引起的。这些考虑允许一对一的关联这两种方法,因而,也就能使得在测试中所产生的电气损伤和失效点的物理位置之间可以相互关联。
传统的表现保护元件的行为和响应的方法是画出电流-电压(I-V)特性曲线和使用
本文将给出一个基本回顾和讨论,指出为什么在TLP ESD测试期间必须监控漏电流的变化。还包括一种显示TLP I-V和漏电流变化数据的经典图。
什么是传输线脉冲(TLP)
一个TLP模拟器(检测器)使用非常短的ESD(静电放电)脉冲(钠秒级的脉冲宽度和上升时间)。通过使用方波脉冲,能够准确测量通过DUT(器件)的电流和电压,从而得出DUT的I-V特性。但是,HBM(人体模型)检测器是设计来模拟(或者说试图模拟)真实生活中人体带静电时的放电模型,以此来确定IC的免疫水平。最初,HBM应力测试的结果也用来分析ESD设计是否达到期望的免疫水平。随着越来越多的IC制造商使用TLP测试,TLP很快取代了HBM在设计分析中的地位。
各种私人的TLP测试系统已经使用了很多年,但因为未明确定义的测量误差,需要专门的技术来翻译转化来自不同系统的数据。即便如此,TLP测试是唯一一个能在高脉冲电流情况下给每个ESD保护设计提供动态电气特性的方法。随着ESD设计师们提供数据表明TLP和HBM测试之间有着非常好的联系,TLP测试变得更加的流行,而且其测试数据也被更多有影响力的设计分析工具所接受。
相反的,传统的HBM ESD测试需要一个放电回路,由一个1500
TLP基础
在TLP测试设备中,传输线通过充电和放电来产生一个狭窄的(75-200钠秒)方波,然后提供给与IC管脚相连的ESD保护结构上。TLP测试器可以提供I-V特性曲线,所以也可以认为是一个脉冲曲线示踪器。这个脉冲有着和HBM ESD应力测试中使用的脉冲相似的能量。TLP-脉冲应力测试当达到器件失效水平时的峰值电流相当于HBM中使器件失效的峰值电流。值得注意的是,对一个普通的曲线示踪器来说,长的脉冲宽度(微秒级)中的一大部分能量会消散于ESD保护电路中,以此来限制电流在一个很小的数值上以便相同的电路处理的是比较短的ESD脉冲。
当TLP测试作为一个设计工具使用它的主要功能的时候,它的分析能力能够通过保护结构来测试每个元件各自的脉冲电流承受能力和动态I-V特性。这个功能使得设计者能够通过数据来表明在最终的电路中每个元件是怎么工作的。知道了应力脉冲通过一个ESD保护结构的路径和在特定I,V值下的保护结构的动态阻抗,就能够给每个元件作最佳的设计。每个二极管,晶体管,电阻和金属连线都能用各自用TLP应力测试来建立一个库,包括尺寸,版图和最佳的结构,用来完成ESD保护电路。
恒定电流的TLP系统
传统的或者经典的TLP系统用一个连接到地的分流电阻和一个串联到DUT上的500-1000
图2
TLP-50:a
恒定阻抗
50
图3
TLP-500:a
恒定电流
500
这个定义为TLP-500或者TLP-1000系统,取决于阻抗的值。这是一个恒定电流系统。但是,要注意的是在许多系统里,串联电阻的取值范围为450到500
恒定阻抗的TLP系统
这种TLP系统过去是用恒定50
关于50
TLP测量法
最简单的TLP系统能够提供ESD保护电路的I-V数据,这些数据既能在测试器上显示也能通过电脑里的绘图软件画出来。这样的一种图能够通过在脉冲快要结束的时间段(取50%到95%脉冲宽度里的点)里对数字化的数据取平均值的方法来精确测量流过器件的电流和器件两端的电压。
TLP测试对ESD设计来说是一个重大的进步,因为它提供了HBM所没有的分析手段。还有,TLP还能测量和显示DUT的直流漏电流的变化,就是在每一个脉冲过后测量一次漏电流,而不是在应力测试的开始和结束测量。在每个测试脉冲之后增加器件的直流漏电流测量使得我们能够了解测试脉冲对保护或者核心电路的伤害的瞬时变化,这在其他的测量方法中是不可能实现的。直流漏电流数据加上I-V特性数据能够指出从哪开始出现损害,还有从软失效发展到硬失效有多快。这些I-V和漏电流数据被定义为器件的电气损害标志。
使用前面定义过的TLP-50(见图2)恒定阻抗TLP系统来测量。电路结构见图2,这种结构能够通过一个同轴开关在每个脉冲之后马上切断DUT和脉冲源的连接,这样DUT就能和直流电压源及皮安表连接起来。在这段时间里,在每个测试脉冲之后,在选定的直流电压下(通常是
应力测试
对单一元件或者多重保护结构进行应力测试的最普遍方法是晶片级应力测试。一般来说,对于金属氧化物半导体(MOS)器件,是在栅区,源区(发射区)还有衬底都连接到地的情况下来对漏区(集电区)进行应力测试的。图4说明了单一元件结构的应力测试。图5则显示了电流流过保护结构的路径。其I-V特性曲线画在右边(举例来说,电流从脚1到地