日志

电路图设计输入总结

已有 2505 次阅读| 2017-5-18 19:29 |系统分类:芯片设计

前文《芯片设计流程（七）——正向设计1》里仅仅只是提到了芯片正向设计的 RTL级设计输入的流程，并未介绍电路图设计输入的流程，现根据最近的学习，来做一下总结。

集成电路设计有全定制和半定制之分，所谓全定制，即要从MOS管器件、版图级别开始设计电路，真正是做到从头到尾的设计芯片，例如Intel4004就是采用的全定制设计方法。然而，随着集成电路的发展，这种设计方法耗时太长，成本太高，现在全定制的设计方式大部分都是用于库单元的设计上。现在大部分公司都是采用半定制的方式在设计电路，所谓半定制，就是利用规则的库单元来进行设计。这样利用现成的库单元，可以节省很多时间，产品的成本和上市时间都有非常大的改善。现在来谈谈从电路图开始的半定制设计。ps:从RTL级开始设计也是属于半定制设计。

目前接触的从电路图开始设计芯片所采用的工艺在1u到0.18u之间，尺寸越大，一般来说，越能支持高电压要求的电路，当然，一般大尺寸的工艺主要是用于模拟电路，模拟电路才需要用到那么高的电压，数字电路一般用的电压在5V到3.3V之间。从电路图（即，与非门，或非门，寄存器）开始设计，也不是完全从0开始设计。以下是一些设计流程的列举（目前接触这么多）。

1，利用公司里面各种成熟的模块搭建新的功能电路，工艺沿用以前熟悉的工艺，或者换新工艺。

2，根据客户需要加入新功能（逻辑功能），重新设计电路，提升性能参数（模拟参数）。

3，老产品转工艺设计，主要是缩小版图面积，节约芯片成本。

先总结一下目前接触的各种电路模块，模拟数字都有。

模拟部分：1，复位电路，a,简单的上电复位电路，b,施密特复位电路；2，振荡电路电路，a,RC振荡电路，b,施密特振荡电路，c,双比较器振荡电路，d,基于双比较器振荡的受控振荡电路;3,烧调电路，主要是用作工艺修调；4，带隙基准电路，最基础的电路；5，恒流恒压电路；6，延时模块电路。

数字部分：1，去毛刺电路；2，小脉冲产生电路；3，串行移位寄存器组，一般是8位的倍数；4，行波分频器/计数器；5，触发延时锁定电路，用于数据双向传输控制；6，PWM分频生成电路，可以用行波分频器产生，但会产生毛刺，有一个叫SPWM的分频产生电路是利用同步时钟来产生各分频信号的，精度更高，也避免了毛刺；7，PWM生成电路，主要是利用PWM分频信号与数据信号混合生成具有一定周期大小的PWM信号，一般是8bit和8bit,16bit和16bit组合生成所需要的信号。

有了这些基础，再来简单说说上面的三种设计流程中的内容。

第一种，利用上述的各种模拟数字电路，按照需求来搭建，这样做设计的风险比较小，因为电路都是验证过的；

第二种，根据客户新的需求，加入新的逻辑功能，一般情况没有成熟的电路模块可以使用，需要自行设计，风险较第一种大一些；

第三种，是最简单的，电路功能都不用修改，只是缩减尺寸，风险的大小要看所转工艺与原工艺的匹配程度。

上面谈到的是电路设计阶段中的一部分，在设计完之后，还要导出电路的网表并且修改底层管子的逻辑，再在Modelsim上搭建简单的验证平台进行验证，因为电路太小，根本用不到UVM之类的高级验证方法，简单的写写testbench就可以了。简单的来说，就是修改电路，用modelsim仿真就完事，比起从RTL级开始设计，流程上简单太多了，连静态时序分析都不用做。因为目前接触的电路规模都不大，每个电路大致有5000门的电路，所以难度不大，也没有更多可以详细解释的地方。如果电路规模达到几万门，并且时序严格，那么设计流程肯定不能是这么的粗糙，详细的时序分析一定很重要。ps:因为导出的网表都是管子级别模型，不利于仿真，所以需要修改后使用。具体修改的方式就是将基本门级电路模块用行为级的语言来描述，例如，各种寄存器，各种延时模块，ROM建模，各种复杂性的基础门电路(例如5输入或非门之类的)。

这就是本次的总结分享内容，如有说的不对的地方，请大家指正。