首先声明一下，如果这一篇文章能够让你停下来5分钟思考你哪方面还有值得提高的地方，那么这篇文章对你来讲就是值得的。

我们在这些年都能够看到设计复杂性的不断增长，而让我们有能力去完成设计验证的也正是一群紧密合作的设计师和验证师。针对日渐复杂的设计，我们会通过不同的方法，例如仿真验证（simulation verification）、形式验证（formal verification）、硬件辅助验证（hardware assisted verification）、硬件仿真（emulation）和虚拟原型（virtual prototyping）来解决不同的验证问题。此外，我们也见证了SystemVerilog和UVM在语言特性上的融合和方法学上面的整合，其中也包括了断言（SystemVerilog assertion）和功能覆盖率（funciton coverage）的推广。面对逐渐增长的工作量，我们也通过规范验证计划的递归测试工具来管理检测验证的进度。如今在一个芯片项目中，我们会引入多种验证技术利用其各种方法的优势面向不同特征的设计对象，同时一种趋势——提高验证的抽象级（abstraction level）从RTL级到TLM级也加速了验证的进度。

这些年我们的芯片之所以可以变得越来越大，很大一部分要感谢片上系统的特点——集成和复用。一方面芯片上集成的处理器数量和IP数量在不断增强，同时IP本身的复杂度也在提高。对于片上集成一方来看，他们可以通过调整参数来配置适应不同的芯片要求，同时IP之间也越来越依靠标准总线来完成快速的嵌入。IP的性能在不断提高，带来了更高性能的总线譬如AMBA CHI和PCI Express。上面提到的新变化都对验证有着更高的要求，而且验证的复杂度是指数曲线上升的。我们可以将芯片中各个IP考虑成一个组合矩阵中的单元，那么每个单元的复杂度提升对于整个芯片来讲，验证难度是指数提升的，但是对于集成度带来的影响却并没有验证的那么大。

所以我们有必要在谈验证师需要具备的自我修养之前，讨论一下是什么造成了验证的缺口。这一缺口直观上感受，就是验证的速度无法跟上设计的速度，我们可以通过一些量化方法来比较验证的产出和设计的产出：

1. 验证师和设计师之间的比率

2. 项目实际完成的时间和计划完成的时间之间的比率

3. 没有被列入计划的重新流片（respin）

4. 消耗在验证上面的时间同设计上面的时间之间的比率

我们有一系列的市场调查可以更好的证明验证的缺口在快速扩大，当然我们在日常工作中也会明显地感受到这种变化。从一个直观的调查数据，即验证人员同设计人员数量的比例来看，验证人员每年的增长率都是显著高于设计人员的，这说明了两点：

1. 设计复杂度在提高，然而对于验证的压力要显著高于设计面临的压力

2. 现有的SoC集成流程和自动化工具在一定程度上面加速了设计的速度，但是对于验证的产出却没有设计那么明显

如果我们能够看到这种验证的缺口，同时发现是哪些方面在造成这种缺口，那么在文章的结尾，我们就会总结出一名验证师的自我修养该从哪里做起。

从我们的实际项目执行中，我们一般可以将造成验证缺口的因素分为如下几类：

• 复杂度缺口：这直接由设计复杂度造成影响。

• 技能缺口：即需要的功能技能同实际拥有技能树之间的缺口。

• 项目进度缺口：实际项目执行时间同项目计划时间之间的缺口。

• 质量缺口：按照验证完备性所规定的各种验证标准列表中预先定义的标准和实际完成结果之间的缺口。

• 指标缺口：在追求验证指标上受到的影响也存在缺口。

• 复用缺口：在验证上期待的复用与实际项目应用中的缺口。

• 集成缺口：这种是在一个验证团队中对于目标和内容不同理解之间产生分歧以后的缺口。

下一篇文章中，我们再近距离看一看各个验证缺口因素吧。

您可以在手机移动端同步关注订阅号“路科验证”。

如需转载请联系路科验证，并注明出处“路科验证”。