suiyingy的个人空间 https://blog.eetop.cn/853625 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Sigma-Delta ADC时序错误的影响

热度 3已有 2516 次阅读| 2015-11-13 18:37 |个人分类:ADC

Sigma-Delta ADC时序错误的影响

      这篇文章是接着Sigma-Delta ADC时序分析二来写的。图1是与之对应的一种错误结构。

1 错误结构图(完整图片请单击)

按照时序分析一和二的分析思路,可以得到图1对应的时序图,如图2所示。v(n)正好比x1x2延迟一个周期,但x1(n+1)x2(n+1)仍对应同一个v(n)。因此,在一定程度上来看,这种结构也是可行的。

2 时序图

然而,从时序图上可以看到一个问题,x1(n+1)v(n)同时发生变化,且发生变化的时候x1(n+1)需要对v(n)采样。这就会导致竞争冒险的产生,从而在电路中引入毛刺。另一方面,clk1为低电平时,比较器的输入端也难以很好地保持输入端的电平。

3是这种结构的仿真结果。和上面分析的一样,积分器输出存在严重的毛刺,其有效位数ENOB只能达到10bits左右。

3仿真结果

      把电路结构改成时序分析二中的结构,即去掉比较器之前的clk1开关,并把clk2使能信号改成clk1。这样得到的仿真结果如图4所示,积分器输出没有毛刺,有效位数ENOB也能达到14bits

4 正确结构仿真

----转载请注明出处,谢谢!

2

点赞

刚表态过的朋友 (2 人)

发表评论 评论 (1 个评论)

回复 zsitao 2020-8-3 15:50
thanks,很有帮助

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 46

    粉丝
  • 15

    好友
  • 55

    获赞
  • 36

    评论
  • 3580

    访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:47 , Processed in 0.014763 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部