GunterChow的个人空间 https://blog.eetop.cn/1564524 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

QC-LDPC解码器设计文档

已有 963 次阅读| 2018-4-19 09:34 |个人分类:FPGA|系统分类:芯片设计

1、计划

       整个解码器工作计划如下(预期25天完成):

1.1方案(4天)

1、解码算法

2、迭代次数

3、量化方案

4、性能仿真

1.2设计(10天)

1、  架构设计(1天)

2、  模块设计(9天)

u  解码器模块

Ø  核心运算模块(3天)

Ø  数据存储模块(1天)

Ø  读写控制模块(2天)

Ø  解码控制模块(2天)

u  输入输出数据模块(1天)

1.3验证(7天)

1、验证方案设计(1天)

2、测试数据产生(1天)

3、功能验证(5天)

1.4综合(3天)

1、时序约束

2、资源优化

1.5归档(1天)


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 1

    粉丝
  • 0

    好友
  • 0

    获赞
  • 0

    评论
  • 访问数
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 22:54 , Processed in 0.036864 second(s), 19 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部