已有 963 次阅读| 2018-4-19 09:34 |个人分类:FPGA|系统分类:芯片设计
整个解码器工作计划如下(预期25天完成):
1、解码算法
2、迭代次数
3、量化方案
4、性能仿真
1、 架构设计(1天)
2、 模块设计(9天)
u 解码器模块
Ø 核心运算模块(3天)
Ø 数据存储模块(1天)
Ø 读写控制模块(2天)
Ø 解码控制模块(2天)
u 输入输出数据模块(1天)
1、验证方案设计(1天)
2、测试数据产生(1天)
3、功能验证(5天)
1、时序约束
2、资源优化
评论
查看 »
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-18 22:54 , Processed in 0.036864 second(s), 19 queries , Gzip On, Redis On.