QC-LDPC解码器设计文档

上一篇 / 下一篇  2018-04-19 09:34:57 / 个人分类:FPGA

1、计划

       整个解码器工作计划如下(预期25天完成):

1.1方案(4天)

1、解码算法

2、迭代次数

3、量化方案

4、性能仿真

1.2设计(10天)

1、  架构设计(1天)

2、  模块设计(9天)

u  解码器模块

Ø  核心运算模块(3天)

Ø  数据存储模块(1天)

Ø  读写控制模块(2天)

Ø  解码控制模块(2天)

u  输入输出数据模块(1天)

1.3验证(7天)

1、验证方案设计(1天)

2、测试数据产生(1天)

3、功能验证(5天)

1.4综合(3天)

1、时序约束

2、资源优化

1.5归档(1天)


TAG:

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

我的栏目

日历

« 2018-08-18  
   1234
567891011
12131415161718
19202122232425
262728293031 

我的存档

数据统计

  • 访问量: 1424
  • 日志数: 3
  • 建立时间: 2018-04-19
  • 更新时间: 2018-04-27

RSS订阅

Open Toolbar