日志

vcs、dve初学习

已有 10728 次阅读| 2012-7-3 11:08 |个人分类:VCS

首先，写好你的verilog代码（包括module和testbench）

启动vcs

$ lm

$ vcs top.v addr4.v +v2k -debug& -o simv_addr4

如果你不是在源文件的位置启动vcs 需要在.v文件前加上路径

Parsing design file 'top.v'

Parsing design file 'addr4.v'

Top Level Modules:

top

No TimeScale specified

Starting vcs inline pass...

1 module and 0 UDP read.

However, due to incremental compilation, no re-compilation is necessary.

ld -r -m elf_i386 -o pre_vcsobj_1_1.o --whole-archive pre_vcsobj_1_1.a --no-whole-archive

if [ -x ../simv ]; then chmod -x ../simv; fi

g++ -o ../simv -melf_i386 -m32 SIM_l.o 5NrI_d.o 5NrIB_d.o pre_vcsobj_1_1.o rmapats_mop.o rmapats.o /disk/test805/Synopsys/vcs10/linux/lib/libvirsim.so /disk/test805/Synopsys/vcs10/linux/lib/librterrorinf.so /disk/test805/Synopsys/vcs10/linux/lib/libsnpsmalloc.so /disk/test805/Synopsys/vcs10/linux/lib/libvcsnew.so /disk/test805/Synopsys/vcs10/linux/lib/vcs_save_restore_new.o /disk/test805/Synopsys/vcs10/linux/lib/ctype-stubs_32.a -ldl -lm -lc -lpthread -ldl

../simv up to date

CPU time: .142 seconds to compile + .017 seconds to elab + .101 seconds to link

编译结果如上

仿真

./simv_addr4

非图形画界面，即终端显示

./simv_addr4 -gui

图形化界面

至于之后的操作，现在的理解是

dve和modelsim很相似，包括界面，至于更深层次的了解还没有

之后可能会进一步补充！