欢迎大家和我讨论Xilinx FPGA方面的问题
更多我的日志
- [日志] (转)数字电路中建立时间与保持时间基础
- [日志] FPGA学习网站
- [日志] (转)Quartus II工程文件的后缀含义
- [日志] matlab仿真中常用到的一些命令
- [日志] (转)FPGA内部时序问题的理解
- [日志] (转)EDACN 论坛Xilinx 版帖子汇总
- [日志] mean-shift代码解析
- [日志] FPGA设计中跨时钟域的异步处理
- [日志] (转)模拟电路设计的九个级别
- [日志] 容易弄混的阻塞赋值与非阻塞赋值的几个问题
- [日志] 仿真ram时应该注意的几点问题
- [日志] 仿真是再verilog中使用$readmemh读取文件有时无效的原因
- [日志] FPGA复位的可靠性(同步复位和异步复位)
- [日志] (转)使用ChipScope进行调试
- [日志] Spartan-6时钟管理模块的介绍与使用
- [日志] (转)关于Spartan6中MCB硬核的一些问题
- [日志] WIN7远程桌面连接方法
- [日志] modelsim SE 10.0a编译ISE 13.1库并与ISE关联的方法
- [日志] modelsim SE 10.0a 安装与破解
- [日志] 下载modelsim软件的方法
日历
|
|||||||||
| 日 | 一 | 二 | 三 | 四 | 五 | 六 | |||
| 1 | 2 | 3 | 4 | 5 | |||||
| 6 | 7 | 8 | 9 | 10 | 11 | 12 | |||
| 13 | 14 | 15 | 16 | 17 | 18 | 19 | |||
| 20 | 21 | 22 | 23 | 24 | 25 | 26 | |||
| 27 | 28 | 29 | 30 | 31 | |||||
标题搜索
最新评论
- [日志] 评分: 5
- [日志] 看着头疼
- [日志] 评分: 3
- [日志] 评分: 3
- [日志] 评分: 3
- [日志] 本来要评高分滴
- [日志] 评分: 1
- [日志] 我会努力的
- [日志] modelsim.ini 你好最后一步这个文件在哪里啊?我怎么找不到啊.
- [日志] 评分: 5
- [日志] 呵呵,不过还很有价值,很多的免费IP核,不过相比opencores而.
- [日志] 这都是那年的帖子了,http://www.fpga.com.cn 这个都8年没有更.
- [日志] :loveliness:
- [日志] 评分: 3
- [日志] 如果是仿真的话,可以加入 parameter delay= 1 ; #delay 后.
- [日志] 有道理,多谢兄台提醒啊
- [日志] 楼主写的很好, 但是不喜欢从赋值的角度来看问题。 因为add.
- [日志] 评分: 1
- [日志] good work!以前没有注意这个,只是凑时钟
- [日志] 想请教一下modelsim6.5 关联过程也是这样的,有问题吗,最后还.
我的足迹
数据统计
- 访问量: 16211
- 日志数: 31
- 建立时间: 2011-09-08
- 更新时间: 2012-05-14








