ee_king的个人空间 https://blog.eetop.cn/1494617 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Configuring a Test Environment(从MacroCostBenefit开始)

已有 246 次阅读| 2018-12-24 14:48 |系统分类:芯片设计

   MacroCostBenefit

      宏应该用于简化重复键入少量代码,隐藏供应商模拟器之间的实现差异或限制,或确保关键功能的正确操作。OVM中的许多宏都符合这些标准,而其他宏显然不符合这些标准。虽然宏的好处可能是显而易见的,但是使用某些宏相关的成本是隐藏的,并且可能要到以后才能实现。
       DVCon11的以下文章探讨了这个主题:
       OVM-UVM宏 - 成本与优势DVCon11 Appnote(PDF)
       本文将:

  • 检查某些宏产生的隐藏成本,包括代码膨胀,低性能和调试难度;
  • 确定哪些宏提供了良好的性价比,哪些不能;
  • 教你如何用简单的SystemVerilog代码替换高成本的宏。

       总结建议:

       【此处需插一张表】


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 2

    粉丝
  • 0

    好友
  • 0

    获赞
  • 6

    评论
  • 访问数
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 19:58 , Processed in 0.016745 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部