这里的日志均为读书时转载的,再次澄清说明~~~

nmos阈值是多少

上一篇 / 下一篇  2009-09-18 10:20:57 / 个人分类:模拟电路

MOS管的阈值电压等于backgate和source接在一起时形成channel需要的gate对source偏置电压。如果gate对source偏置电压小于阈值电压,就没有channel。一个特定的晶体管的阈值电压和很多因素有关,包括backgate的掺杂,电介质的厚度,gate材质和电介质中的过剩电荷。每个因素都会被简单的介绍下。

Bakegate的掺杂是决定阈值电压的主要因素。如果backgate越重掺杂,它就越难反转。要反转就要更强的电场,阈值电压就上升了。MOS管的backgate掺杂能通过在gate dielectric表面下的稍微的implant来调整。这种implant被叫做阈值调整implant(或Vt调整implant)。

考虑一下Vt调整implant对NMOS管的影响。如果implant是由acceptors组成的,那么硅表面就更难反转,阈值电压也升高了。如果implant是由donors组成的,那么硅表面更容易反转,阈值电压下降。如果注入的donors够多,硅表面实际上就反向掺杂了。这样,在零偏置下就有了一薄层N型硅来形成永久的channel。随着GATE偏置电压的上升,channel变得越来越强的反转。随着GATE偏置电压的下降,channel变的越来越弱,最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽模式NMOS,或简单的叫做耗尽型NMOS。相反,一个有正阈值电压的的NMOS叫做增强模式NMOS,或增强型NMOS。绝大多数商业化生产的MOS管是增强型器件,但也有一些应用场合需要耗尽型器件。耗尽型PMOS也能被生产出来。这样的器件的阈值电压是正的。

耗尽型的器件应该尽量的被明确的标识出来。不能靠阈值电压的正负符号来判断,因为通常许多工程师忽略阈值电压的极性。因此,应该说“阈值电压为0.7V的耗尽型PMOS”而不是阈值电压为0.7V的PMOS。很多工程师会把后者解释为阈值电压为-0.7V的增强型PMOS而不是阈值电压为+0.7V的耗尽型PMOS。明白无误的指出是耗尽型器件可以省掉很多误会的可能性。

为了区别不同的MOS管有很多特殊的符号。图1.24就是这些符号。(10 符号A,B,E,F,G,和H被许多不同的作者使用;参见A.B.Grebene, Bipolar and MOS Analog Integrated Circuit Design (New York: John Wiley and Sons, 1984), pp.112-113; also P. R. Gray and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 3rd ed. (New York: John Wiley and Sons, 1993), p. 60. The J. Solid State Circuits 也用了三端MOS符号,但在GATE leads上用了一个bubble 来区分PMOS器件。)符号A和B分别是NMOS和PMOS管的标准符号。这些符号在工业界没有被普遍使用;相反,符号C和D分别代表NMOS和PMOS。这些符号被设计的很像NPN和PNP管。这么做能突出MOS和双极型电路之间基本的相似点。符号E和F用在backgates接到已知电位上时。每个MOS管都有一个backgate,所以它总得接到什么地方。符号E和F可能有点让人看不懂,因为读者必须自己推断bakgate的接法。尽管如此,这些符号还是非常流行,因为他们使电路同看上去更易读。符号G和H经常被用在耗尽型器件上,符号中从drain到source的粗线就表示了零偏置时的channel。符号I和J表示高电位drain的非对称晶体管,符号K和L表示drain和source都是高电位的对称晶体管。除了这些,MOS管还有其他很多电路符号;图1.24仅仅是其中的一小部分。

回来继续探讨阈值电压,电介质在决定阈值电压方面也起了重要作用。厚电介质由于比较厚而削弱了电场。所以厚电介质使阈值电压上升,而薄电介质使阈值电压下降。理论上,电介质成分也会影响电场强度。而实际上,几乎所有的MOS管都用纯二氧化硅作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成非常薄的薄膜;其他物质跟它都不能相提并论。因此其他电介质物质只有很少的应用。(11 也有用高介电常数的物质比如氮化硅作为gate dielectric的器件。有些作者把所有的MOS类晶体管,包括非氧化物电介质,称为insulated-gate field effect transistor(IGFET))

gate的物质成分对阈值电压也有所影响。如上所述,当GATE和BACKGATE短接时,电场就出现在gate oxide上。这主要是因为GATE和BACKGATE物质之间的work function差值造成的。大多数实际应用的晶体管都用重掺杂的多晶硅作为gate极。改变多晶硅的掺杂程度就能控制它的work function。

GATE OXIDE或氧化物和硅表面之间界面上过剩的电荷也可能影响阈值电压。这些电荷中可能有离子化的杂质原子,捕获的载流子,或结构缺陷。电介质或它表面捕获的电荷会影响电场并进一步影响阈值电压。如果被捕获的电子随着时间,温度或偏置电压而变化,那么阈值电压也会跟着变化。


TAG: 阈值 nmos

引用 删除 hityandong   /   2013-01-22 22:49:53
我心飞翔0531的个人空间 引用 删除 我心飞翔0531   /   2011-04-07 20:17:50
5
 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar