| |
http://www.fpga.com.cn/hdl/verilog_example.htm(一个很好的FPGA网站)
程序运行在不同软件平台可能要作一些修改,请注意阅读程序中的注释,如发现错误请来信指正或在BBS上提出。
基本组合逻辑功能:
双向管脚(clocked bidirectional pin)
基本时序逻辑功能:
基本语法:
存储器举例:
(注: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件,并在程序中例化)
状态机举例:
数据接口
测试向量(Test Bench)和波形发生器:
返回HDL栏目