这里的日志均为读书时转载的,再次澄清说明~~~

MSEE ASIC 面试题目总结

上一篇 / 下一篇  2009-05-01 20:00:02 / 个人分类:日常爱好

发信人: terence (命里有时终须有), 信区: JobHunting
标 题: MSEE ASIC 面试题目总结
发信站: BBS 未名空间站 (Sat Dec 1 00:08:40 2007)

MSEE ASIC 面试题目总结
没啥大的框架,基本是面试完了以后记在本子上了。水平有限,凑合着看吧 :p

Reference:
[1] A Circuits and Systems Perspective (3rd Edition) Neil Weste and David
Harris
[2] Digital Integrated Circuits Jan M. Rabaey

1. divide a clock by 2 or 3
非常经典的问题。前面一个好办,直接把 D flip-flop 的 Q_bar 接到 input 就好。
后面那个有篇paper有详细的解释。
《Clock divider made easy》 可以去下面这个地址下来看看
http://www.eetop.cn/bbs/thread-29895-1-1.html
记得要知道咋用 verilog/vhdl 把他们写出来

2. CMOS inverter, how it works ?
这个其实能带出很多问题。比如 PMOS, NMOS 的工作区域,IC 功耗的表达式等等
具体请看 [2] 的 p180—p184 ; [2]的 p188, [2]的p214—p215, [2]的 p220—p221
还有些关于就是在inverter上扩展出的问题:
Diffusion capacity, why PMOS is 2~3 times larger than NMOS等
具体看 [1]的 p158—164

3. Master-slave J-k flip-flop, D flip-flop。
找本书看看工作的原理。 D flip-flop(CMOS实现)要知道该咋画

4. Setup, hold time. Metastability
[1] 的 Sect 7.1 to Sect 7.3.2
着重看 D flip-flop 部分。 Latch 基本很少问到 pulsed latch 基本没问到(本人经
验,仅供参考)。
[1] 的 7.6 except 7.6.5

5. adder :几种类型比如 carry-ripple, carry-look-ahead, carry-skip,一般
前两个问的比较多。需要知道逻辑表达式,原理图咋画。
比较器: 逻辑表达式,原理图

6. SRAM (注意不是sdram) 的结构
6个transistor构成。读写的原理, 等效于transistor size的问题。 见 [1]的 p718-
p719

7. FIFO
比较大的问题了,请参考paper。几个基本的问题要知道比如 fifo的address coding为
啥用gray code。 如何判断fifo是满还是空。
有兴趣的看看这个paper
Simulation and Synthesis Techniques for Asynchronous FIFO Design
Clifford E. Cummings

TAG: 面试 题目 MSEE ASIC

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar