yuedx的个人空间 https://blog.eetop.cn/317611 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料

日志

Stratix器件中的差分和单端I/O标准

已有 2020 次阅读| 2009-3-26 09:23 |个人分类:FPGA设计

Stratix™器件支持各种差分单端标准,易于同背板、主处理器、总线、存储器件和3D图形控制器相连接。Stratix器件系列为设计者提供了多达116个高速差分I/O通道,其中多达80个通道为840Mbps的操作进行了优化。每个I/O通道都包括专用串行/解串器(SERDES)电路,便于实现高速接口标准如POS-PHY Level 4 (SPI-4 Phase 2)、SFI-4、FlexBus Level 4、HyperTransport™、RapidIO、10Gbit以太网(XSBI)和UTOPIA Level 4,见表1。对高速I/O接口和高带宽协议的支持使得Stratix器件成为理想的桥接方案,可用于系统各部分的接口。

表1. Stratix支持的 I/O标准
特性 单端I/O标准 差分I/O标准 外部存储接口
电气标准 LVTTL
LVCMOS
SSTL
HSTL
GTL+
CTT
AGP
LVDS
LVPECL
PCML
HyperTransport
SSTL-2,
SSTL-3,
SSTL-18
HSTL Class I & II
Differential SSTL
Differential HSTL
专用电路 Terminator™技术
 - 串行匹配
 - 并行匹配
PCI钳位二极管
True-LVDS™电路
 - 专用SERDES电路
 - 差分I/O缓冲
 - 数据重对齐
专用DDR电路
 - 专用DQS电路
 - DDR时序电路
 - 多个I/O寄存器
相关IP核和参考设计 PCI-X
32-/64-Bit PCI
CSIX
DMA控制器
POS-PHY Level 4 (SPI-4 Phase2)
Flexbus Level 4
HyperTransport
RapidIO
10Gbit以太网(XSBI)
Utopia Level 4
DDR SDRAM 控制器
SDR SDRAM 控制器
DDR FCRAM 控制器
QDR SRAM 控制器
ZBT SRAM 控制器

使用专用电路满足高性能规范

Stratix器件具有专用电路,满足高速接口标准苛刻的时序要求,实现很高的性能。Stratix器件中的True-LVDS™功能具有SERDES电路、差分I/O缓冲、数据重对齐电路和锁相环PLL,进行快速和准确的数据传送。数据重对齐电路紧靠着高速I/O缓冲,对齐每个通道上数据字节的边界。数据重对齐功能提供了便捷的通道间以及单个Stratix器件连接的不同器件间的数据同步。片内PLLs在每个I/O组上有多个时钟域,提供了灵活的定时,满足苛刻的实现规范如TCCS、RSKM和SW参数。PLL也接受频率高达645MHz的输入时钟,它支持高速接口标准如SFI-4和XSBI。有关详细情况,请参考Stratix器件手册中使用Stratix中的高速差分I/O接口章节。

差分I/O标准

Stratix器件具有True-LVDS特性,支持LVDS、LVPECL、PCML和HyperTransport差分I/O标准。这些差分I/O标准因其具有更高的性能、更佳的噪声容限、更低的电磁干扰(EMI)和更低的功耗而更加常用。另外,这些差分I/O标准支持高速接口标准所需的大数据吞吐量,如POS-PHY Level(SPI-4)、SFI-4、XSBI、UTOPIA Level 4和RapidIO。表2总结出了Stratix器件支持的差分I/O标准、性能指标和应用。

表2. Stratix器件差分I/O标准性能
I/O标准 性能指标 典型应用
LVPECL 840 Mbps 通用
PCML 840 Mbps 背板
LVDS 840 Mbps 背板
HyperTransport 800 Mbps 主处理器
Differential HSTL 200 MHz 存储器
Differential SSTL 200 MHz 存储器

表2注释:

  1. 这些I/O标准只适用于时钟信号

单端I/O标准

Stratix器件支持诸如LVTTL、LVCMOS、SSTL、HSTL、GTL、GTL+、PCI-X、AGP和CTT等单端I/O标准和电路板上其它器件接口。单端系统比差分I/O标准提供更大的电流驱动能力,在连接高级存储器件如DDR SDRAM和ZBT SRAM器件时非常重要。表3罗列了Stratix器件支持的单端I/O标准。

表3. Stratix器件支持的单端I/O标准
I/O标准 性能指标 典型应用
3.3-V/2.5-V/1.8-V LVTTL 250 MHz 通用
3.3-V/2.5-V/1.8-V/1.5-V LVCMOS 250 MHz 通用
3.3-V/2.5-V GTL 100 MHz 背板
3.3-V/2.5-V GTL+ 200 MHz 背板
SSTL-3 Class I & II 166 MHz SDRAM
SSTL-2 Class I & II 200 MHz DDR I SDRAM
SSTL-18 Class I & II 200 MHz DDR II SDRAM
1.5-V HSTL I & II 250 MHz 存储器和交换网
3.3-V PCI 66 MHz PC和嵌入式系统
3.3-V PCI-X 133 MHz PC和嵌入式系统
Compact PCI 66 MHz PC和嵌入式系统
3.3-V/1.5-V 1x AGP 66 MHz 3-D图形
3.3-V/1.5-V 2x AGP 133 MHz 3-D图形
CTT 250 MHz 背板

 


点赞

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 注册

  • 关注TA
  • 加好友
  • 联系TA
  • 0

    周排名
  • 0

    月排名
  • 0

    总排名
  • 0

    关注
  • 13

    粉丝
  • 1

    好友
  • 35

    获赞
  • 156

    评论
  • 4698

    访问数
关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 22:13 , Processed in 0.015526 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部