注：

在对SDRAM测试之前，先要确认电源部分、FPGA部分、时钟部分已正常工作，并且已将 3128.pof 下载到 U501 当中。电源、FPGA、时钟的测试参见 电源测试 、FPGA和时钟测试 。

标注：出处来自于（更多资料）http://www.xinworks.com/niosdiy/sdr.php

接通开发板电源，用万用表检测SDRAM的电源引脚电压，正常应为3.3V，测量后切断开发板电源。用万用表检测SDRAM的各个信号引脚及FPGA对应的引脚是否有短路、虚焊问题，检测SDRAM与FPGA之间的的连线，是否全部连通。

用下载线(以ByteblasterII为例)将PC的并口与FPGA的Jtag口(J105)连接。J105插座的方形焊盘引脚为1脚，对应下载线的红色引线，不要接反。下载线接好后，接通开发板电源。

通过 File => Altera => Quartus II6.0 => Quartus II6.0 Programmer ，打开 Quartus II6.0 Programmer ，并将 Mode 选项设为 Jtag 。

点击 Add File 按钮，根据所用的FPGA的型号打开相应的测试工程，并选中 Program/Configure 选项。若使用 EP1C12Q240C8 器件，则打开 1c12sdr.sof ；若使用 EP1C6Q240C8 器件，则打开 1c6sdr.sof 。

如果 Hardware 选项中显示 No Hardware , 点击 Hardware setup 按钮进行下载线设置。在 hardware Setup 对话框的 Hardware Settings 设置页上点击 Add Hardware 按钮。在 Add Hardware 对话框上选择恰当的下载线类型，点击 OK 按钮。回到 Hardware Setup 对话框，在 Available Hardware items 中，双击所需要的下载线类型，点击 Close 按钮。

将开发板上的 S101 置于 (1:on | 2:on) 状态，接通开发板电源。点击 Start 按钮，将测试工程下载到FPGA中。

通过 File => Altera => Nios II EDS6.0 => Nios II Command Shell 打开 Nios II Command Shell ，输入 nios2-terminal 命令，观察输出结果，test1、test2、test3都通过，则SDRAM工作正常，否则重新检查SDRAM及FPGA的是否有焊接问题，或更换SDRAM芯片。