日志

仿真一些设置的记录

已有 1422 次阅读| 2009-10-12 15:30

把最近的仿真一些设置的记录在这里，避免以后忘了，重复劳动：

    在做混合仿真时，发现一些数字信号线有问题报错，好像是顶层save时没有，后发现把对应verilog code check save后，重新update symbol，问题解决；（symbol本身check & save没有报错）。

    在跑仿真时，DC不收敛，导致tran只跑几个p秒。把simulation->option—>Mixed –> DC interval改为20（原来为0），仿真跑成功。

          在做AC时，需要使用tran得到初始态。在做DC时，需要tran的初始态 force DC all才得到正确结果。

一个没有弄清楚的问题：
stb仿真，在loop的输出端是否可以看到loop输入端的load呢？这是一个重要的问题。否者pm不准确。

在verilog view和spectre view 在config轮换使用时，不能有B Pin的出现。（双向）。

采用veriloga的LPF model，Q不能太高。两边阻抗必须匹配，否者会有尖峰出现。

2009-10-16增加：
       在做仿真时，有事stop仿真后，无法调出仿真数据。今天一个很大的仿真，6us时被我stop，调用时出现：
*Warning* Wave1 is not a waveform. object that can be displayed and will be turned OFF automatically.
      不理解为什么有时出现这个问题。网上也没有查到答案。我怀疑可能和单个仿真结果文件太大有关。我现在这个结果文件有20G左右。单个文件打开有问题？我好像记得以前也出个这个问题，是不是文件太大，没有在意。
      看来以后得少存点节点。