新思科技日前宣布：TSMC认证Synopsys Galaxy Design Platform能用于其最新的7nm FinFET制程工艺V1.0。

本文引用地址: http://www.21ic.com/news/eda/201704/713102.htm

双方还围绕Design Compiler Graphical和IC Compiler II数字实施产品进行了进一步合作，支持双方共同的客户使用TSMC的高性能计算(HPC)方法处理7nm节点。经验证，在计算密集型设计中，该方法能大幅提高性能。这些合作成果能提高设计人员创建下一代产品的速度。

由于制程、性能和产量需求对创新解决方案的需要，双方就整个流程都无缝支持的via-structure开展广泛合作，将其作为7nm设计和7nm HPC流程部署的关键。该解决方案包含Design Compiler Graphical各处的性能扩展和via-structure假设分析，还能在支持PrimeTime ECO的IC Compiler II布局绕线流程中进行自动创建和插入。对PrimeTime ECO的支持能在最后的时序签收ECO阶段保留和增强通路铜柱结构。Synopsys与TSMC会合作创造能实现高性能、高可靠性的7nm设计的创新方法。

为满足低功耗运行的需要，全面支持先进的波形传播(AWP)基于与参数片上变异(POCV)技术的Galaxy Design Platform提供低压支持。

IC Compiler II还能在PrimeTime时序分析和签收技术部署的设计收敛阶段中提供精确的签收时序。整个平台都部署了总功耗优化技术，包括扩展的多位方法支持和先进的并发时钟与数据优化，能增强设计人员提供高度分化的低功耗产品的能力。

增强的PrimeTime物理感知ECO可以用于7nm工艺，能无缝满足最新的制程驱动要求，包括ECO已布置元件的pin跟踪对齐和低泄露电力恢复。

TSMC设计架构营销部资深总监Suk Lee表示：“这表示Synopsys与TSMC提供全流程设计工具且与7nm制程工艺并行的长期合作进入尾声。现在，合作成果能让设计人员提前将设计送交制造。”

Synopsys设计部产品营销副总裁Bijan Kiani表示：“此次合作充分利用了创新的TSMC 7nm高性能低功耗技术。最终成果允许我们共同的客户使用Galaxy Design Platform进行高质量的7nm设计。”

TSMC认证的可以用于其7nm制程的Galaxy工具有：

• IC Compiler II布局绕线：全色彩绕线和提取、能减少行尾空缺的先进切割金属建模以及通路铜柱技术的全流程部署。

• PrimeTime签收时序：带增强变异建模的精确签收时序分析、低压支持和适合HPC设计的通路铜柱ECO技术。

• StarRC签收提取：先进的色彩感知变异建模、实现高性能设计的通路铜柱支持和能获得所需精确性的增强FinFET MEOL寄生建模。

• IC Validator物理签收：签收DRC和LVS的认证运行集、切割金属和复杂的信号填入空缺支持。

• HSPICE、CustomSim和FineSim仿真解决方案：具有自加热/老化效应的FinFET设备建模和Monte Carlo特性支持。模拟、逻辑、高频和SRAM设计的精确电路仿真结果。

• Custom Compiler定制设计：全色彩交互绕线、DRC检查和密度报告、色彩感知EM和RC报告。

• NanoTime定制时序分析：7nm嵌入式SRAM的SPICE精确晶体管级静态时序分析以及电源轨槽接触的新网状网络寄生建模。

• ESP-CV定制函数验证：7nm SRAM、巨指令和元件库设计的晶体管级符号等价性检查。

• CustomSim可靠性分析：色彩感知EM规则的精确动态晶体管级IR/EM分析和高级通路支持。

• 此外，PrimeRail中实施了具有高级元件电流分配建模功能的栅级静态/动态信号和PG IR/EM分析，不包括温度感知功能。TSMC和Synopsys仍在针对这一功能进行合作。

亮点：

• Design Compiler Graphical和IC Compiler II支持TSMC的创新通路铜柱流程，实现了高性能计算(HPC)设计

• Galaxy Design Platform的先进波形传播技术和参数片上变异技术支持低压设计

• Custom Complier通过了TSMC 7nm制程工艺的认证