记忆斗不过时间 随手记~~

[ZZ]SILICIDE、SALICIDE和POLYCIDE

上一篇 / 下一篇  2018-01-29 23:54:54 / 个人分类:Devices

首先,这三个名词对应的应用应该是一样的,都是利用硅化物来降低POLY上的连接电阻。 ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台+J(mS1D#?;Dr
但生成的工艺是不一样的,具体怎么用单独的中文区分,现在我也还没看到相应资料,
R2` mBs x(K!t,Z9z0就暂且沿用英文的了。ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台4kA.V;I9b:|*r9Bl4|
其中,SILICIDE就是金属硅化物,是由金属和硅经过物理-化学反应形成的一种化合态,其导电特性介于金属和硅之间,而POLYCIDE和SALICIDE则是分别指对着不同的形成SILICIDE的工艺流程,下面对这两个流程的区别简述如下:ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台V Mkw|/F1N
POLYCIDE: 其一般制造过程是,栅氧化层完成以后,继续在其上面生长多晶硅(POLY-SI),然后在POLY上继续生长金属硅化物(silicide),其一般为 WSi2 (硅化钨)和 TiSi2 (硅化钛)薄膜,然后再进行栅极刻蚀和有源区注入等其他工序,完成整个芯片制造。
^ H4D)hn'R(Oo0
r0hO c}0_.nve0SALICIDE: 它的生成比较复杂,先是完成栅刻蚀及源漏注入以后,以溅射的方式在POLY上淀积一层金属层(一般为 Ti,Co或Ni),然后进行第一次快速升温煺火处理(RTA),使多晶硅表面和淀积的金属发生反应,形成金属硅化物。根据煺火温度设定,使得其他绝缘层(Nitride 或 Oxide)上的淀积金属不能跟绝缘层反应产生不希望的硅化物,因此是一种自对准的过程。然后再用一中选择性强的湿法刻蚀(NH4OH/H2O2/H20或H2SO4/H2O2的混合液)清除不需要的金属淀积层,留下栅极及其他需要做硅化物的salicide。另外,还可以经过多次煺火形成更低阻值的硅化物连接。跟POLYCIDE不同的是,SALICIDE可以同时形成有源区S/D接触的硅化物,降低其接触孔的欧姆电阻,在深亚微米器件中,减少由于尺寸降低带来的相对接触电阻的提升。另外,在制作高值POLY电阻的时候,必须专门有一层来避免在POLY上形成SALICIDE ,否则电阻值就上不了哈。
+a g\/LY"Y ~)cab&Q0ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台,B{{,f~bu
对于金属硅化物以及目前又开始热门的金属栅极的制作,特性分析,工艺流程,有很多文献可以参考,但作为LAYOUT设计者而言,不需要了解这么多,就是明白这个东西的作用是什么应该就足够了。ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台*nOv?7c%J

lTnR5t c*e,]`te0Salicide / Polycide 使用条件?ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台G AD,ES,@
Salicide 可以减小栅极和源漏电阻
G%xf&m#wxaZ0Polycide 可以减小栅极电阻ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台1\0_A6c2?8l W
ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台zsK7~.Xc.w x
什么时候选择哪一种呢?两者使用前提条件是什么呢?有什么使用限制呢?ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台{)}RpVMH5k3X

;m&].w r$bpL&I0一、看你Care的是什么?
9xvi-u(Y+B,p0Salicide自对准效果很好,且Rs也很小。但是Thermal Stable不好。而且会有C49和C54的相位转换,电阻差异很大哦。所以这个一般需要Wet Etch前后各一步Thermal来。如果一步到位对小线宽的Gate控制不好。因为反应过程中是Si扩散到界面与Ti反应。这样就会有一定量的横向反 应。
j4t})l0nN'P ]0
*LE1o.`#U0Polycide的Rs会比较大一些,但是Thermal下比较稳定。以上在0.35-0.6甚至0.8um都有在用。0.25及其以下用CoSi2,对线宽控制比较好,因为Co与Si反应的时候,是Co进入界面与Si反应,这样横向反应就比SiTi2的小,因为Poly 的边界决定了线宽不会延伸。nm时代就要用NiSix了,Thermal稳定性很差,但是因为它不能用前面的原因是他更Care工艺过程中的Thermal Burdget,所以不得不用它了
kxd.v+j0ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台K!?'[/h)@
二、ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台&H7Z8N[m
1. SALICIDE产生BRIDGING现象ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台&k}m-Zv;cE2|
扩散速度较金属快的话,则容易跑到SPACER上,反应生成bridging。也就是硅化物的形成已经 在源漏和栅极上了,这样就会出现桥接,尤其在细线宽情况下。salicide如果使用TI/CO的话,这个情况比较严重。POLYCIDE是不会有这种情况的。
A3bOE5Q02. 一般的掺杂物在SALICIDE中的扩散速度极快,所以在多晶中的掺杂物很容易进入salicide而流串到其他地方,多晶硅也因掺杂物流失会有空乏现场 产生。对于CMOS的应用,则会有P型和N型掺杂物的相互污染导致VT的变化,严重影响电路运行。有时需要在进行SALICIDE之前,往多晶里面掺入N 什么的。减小这种效应。
qjymj1@03. 由于SALICIDE的源漏电阻比采用POLYCIDE的小很多,所以相对来说,在打源漏接触孔时,SALICIDE会比POLYCIDE的少。源漏如果 打的孔多的话,也会影响布局密度。
r$n\%UI c9\X04. 较注重元件关闭状态以及漏电流大小的电路产品,如DRAM,多采用POLYCIDE,因为SALICIDE过程容易造成S/D和衬底接触面的漏电流,严重 影响记忆元胞的资料保存能力。ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台uw} ^|:xe H)}
ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台aM~!?7e2V\kE
这是我获得的一些原因。另一些还没有弄明白原理。ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台f$E8vC5YF7D;F
ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 ~"M2Zd3E
三、ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 |mg]#O4R
1、Briding现象:就是我说的那个TiSi2和CoSi2对线宽的控制上。因为他们反应机理不同,一个是金属扩散到界面与硅反应,另一个是硅 扩散到界面与金属反应。这两种区别很大程度上决定了SPACER的上面有没有金属硅化物的生成的。ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台m:j;G3h+~
2、它的道理好像不对:Silicide对杂质有无Barrier的作用暂且不论,即使它没有Barrier功能,那POLY中的杂质(一般为P) 也是向上扩散的。而ILD一般是BPSG,类似于SiO2,吸B排P,这样P也很难被扩散到BPSG中,即使跑到ILD中,似乎也影响不到Vt。
)o!aPB Mk3m9LX0而为了防止Vt的变化,一般都是在长Gate Oxide的过程中掺入 N 的元素气体来阻止杂质透过Gate Oxide金属Channel区而影响Vt。
r+m I!B)[L4[F7m^03、第三点有道理,因为CT Rs确实与CT CD成反比。但是开孔多一点还是有有帮助的,并不是说我CT Rs够了,我就只开一个孔就完了。不行的,这样很容易造成电流局部集中。电流集边效应的。ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台8S5s}o*ny$un*H
ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台v&gv)@5k7c
=============================
~]YYb k,R%@7C-H r0polycide:降低栅极电阻
e'r1}@.f;Q `)Z0silicide:降低源漏电阻
/K!OF'W|R0salicide:既能降低栅极电阻,又能降低源漏电阻 ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台WhXp+i1eA
=============================ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 gymD b5?-J%^*G`(]
在互補式金氧半(CMOS)積體電路中,隨著量產製程的演進,元件的尺寸已縮減到深次微米(deep-submicron)階段,以增進積體電路(IC)的性能及運算速度,以及降低每顆晶片的製造成本。但隨著元件尺寸的縮減,卻出現一些可靠度的問題。
Kv;L"Ih1^`0ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 v'}1_+S/m W'~b7r
  在次微米技術中,為了克服所謂熱載子(Hot-Carrier)問題而發展出LDD(Lightly-Doped Drain)製程與結構; 為了降低CMOS元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd,而發展出Silicide製程; 為了降低 CMOS元件閘級的寄生電阻 Rg,而發展出 Polycide 製程 ; 在更進步的製程中把 Silicide 與 Polycide 一起製造,而發展出所謂 Salicide 製程。
5],hBo/a f0        在多晶矽上形成金屬矽化層(silicide)是降低閘極電阻的好方法,而且無論是 single poly 或dual poly 製程都可應用實施。一般的做法可分為 polycide 和 salicide 兩類。polycide的作法是在形成閘極氧化層後,連續成長 poly-Si和 silicide(一般為WSi2或TiSi2)薄膜,之後的閘極蝕刻、佈植等程序則和傳統電晶體作法類似。salicide的過程則較複雜,在形成閘極和源/汲極擴散區後,以濺射沉積(sputtering deposition)方式沉積一金屬層(一般為Ti,Co 或Ni),施以第一次快速升溫退火(1st RTA)處理,可使金屬和矽反應成金屬矽化物,而此步驟的溫度和時間參數經控制使得在絕緣層(nitride或oxide)上的金屬不會和絕緣層反應成 silicide,所以是一種自我校準的過程。之後再利用一選擇性濕式蝕刻(一般採用NH4OH/H2O2/H2O或H2SO4/H2O2的混合溶液)去除未反應成 silicide之金屬部份,留下形成在閘/源/汲極表面的 silicide。若有需要,再以一次2nd RTA的處理使 silicide的阻值進一步降低。和 polycide不同, salicide方式可同時在S/D形成 silicide,所以可明顯降低接觸電阻。這對於深次微米元件是很重要的,因為接觸電阻和接觸面成反比,所以當元件變小後相對地會增加接觸電阻而影響元件之驅動能力。
Ktz!?g-L,E4M\0=============================ET创芯网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台eNP*o&@Q!V
from:https://www.douban.com/note/217597914/
+N7W)FG,N0

TAG: SALICIDE Salicide silicide SILICIDE Silicide Policide

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar