记忆斗不过时间 随手记~~

[ZZ]layout布线经验总结

上一篇 / 下一篇  2017-04-06 22:35:46 / 个人分类:Layout

有些内容比较old。
`5u,MR:?y/d0-------------------------------------------------------中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台8Z1xa${I0@
布线前的准备:中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 ?U4xP(D2a!tL*I
1        查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台#I1|&BO?#t8}
2        Cell名称不能以数字开头.否则无法做DRACULA检查.
td@Zs(tEo0 3        布局前考虑好出PIN的方向和位置中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台sy8J H/K8Q:n@
4        布局前分析电路,完成同一功能的MOS管画在一起中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台9cs:X8`O? V | V!C
5        对两层金属走向预先订好。一个图中栅的走向尽量一致,不要有横有竖。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台(Tu-z0N$b
6        对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点.
'e;?5mu:P0 7        在正确的路径下(一般是进到~/opus)打开icfb.
`$r_s&E yx0 8        更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错.
5K6SU#a&T4]0 9        将不同电位的N井找出来.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台5~$hs|;I/K2oK E|

,z U#m$bsy I3{ PC0 布局时注意:
8\L INOk0 10        更改原理图后一定记得check and save
ZU!U^`0 11        完成每个cell后要归原点
RWHd7Gq0 12        DEVICE的 个数 是否和原理图一至(有并联的管子时注意);各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后,会对布局有大概的规划,先画DEVICE,(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线 必须 先有考虑(与经验及floorplan的水平有关).中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台4voU3mw
13        如果一个cell调用其它cell,被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来,要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台;}`3S;M-GA'@
14        尽量用最上层金属接出PIN。
&@'E4d6^c0 15        接出去的线拉到cell边缘,布局时记得留出走线空间.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台n__M-h
16        金属连线不宜过长;
WyPw%A2qp0 17        电容一般最后画,在空档处拼凑。
qP2C[9N!t'p0 18        小尺寸的mos管孔可以少打一点.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 s(h[{C'yh,t
19        LABEL标识元件时不要用y0层,mapfile不认。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台}Sr/I
20        管子的沟道上尽量不要走线;M2的影响比M1小.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台I B1k? S9d |/c
21        电容上下级板的电压注意要均匀分布;电容的长宽不宜相差过大。可以多个电阻并联.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台"} _K+nc2_&WI.Q(w/`+N
22        多晶硅栅不能两端都打孔连接金属。
Zi3oC,P \-]({0 23        栅上的孔最好打在栅的中间位置.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台&eax*A,Z%~ Z
24        U形的mos管用整片方形的栅覆盖diff层,不要用layer generation的方法生成U形栅.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台3Ip a@/O"[
25        一般打孔最少打两个
V3dC }s3r5D E%Ye0 26        Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值.
6e*Sa+a h;i$UEnm0 27        薄氧化层是否有对应的植入层
Qc4|J I0 28        金属连接孔可以嵌在diffusion的孔中间.
{ u4h p0gc:QFqk-a0 29        两段金属连接处重叠的地方注意金属线最小宽度中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台rty4W b e
30        连线接头处一定要重叠,画的时候将该区域放大可避免此错误。
R+_1TwwK*Dfe fp0 31        摆放各个小CELL时注意不要挤得太近,没有留出走线空间。最后线只能从DEVICE上跨过去。
1zT2_[6^&b7@0 32        Text2,y0层只是用来做检查或标志用,不用于光刻制造.
,ed,UF T e9pq0 33        芯片内部的电源线/地线和ESD上的电源线/地线分开接;数模信号的电源线/地线分开。
M \m[lQZ_ P0 34        Pad的pass窗口的尺寸画成整数90um.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 @_ZWk
35        连接Esd电路的线不能断,如果改变走向不要换金属层
R.^bHB*F0 36        Esd电路中无VDDX,VSSX,是VDDB,VSSB.
R_;Ng|4m}&Cj!o0 37        PAD和ESD最好使用M1连接,宽度不小于20um;使用M2连接时,pad上不用打VIA孔,在ESD电路上打。
&h#Tr j(c&eoE0 38        PAD与芯片内部cell的连线要从ESD电路上接过去。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台u L!S ?1G
39        Esd电路的SOURCE放两边,DRAIN放中间。
d ^,l"I z+k5a ]F2~0 40        ESD的D端的孔到poly的间距为4,S端到poly的间距为^+0.2.防止大电流从D端进来时影响poly.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台9wAw&b/F"@
41        ESD的pmos管与其他ESD或POWER的nmos管至少相距70um以上。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台j4PV(ji!{ QW-n
42        大尺寸的pmos/nmos与其他nmos/pmos(非powermos和ESD)的间距不够70um时,但最好不要小于50um,中间加NWELL,打上NTAP.
!q3K Tm8\"c:P~Y i0 43        NWELL和PTAP的隔离效果有什么不同?NWELL较深,效果较好.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台RNzoM4O0P;d
44        只有esd电路中的管子才可以用2*2um的孔.怎么判断ESD电路?上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二极管的作用.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台#},F}4ok+r!S
45        摆放ESD时nmos摆在最外缘,pmos在内.
^dt A'Jc/b0 46        关于匹配电路,放大电路不需要和下面的电流源匹配。什么是匹配?使需要匹配的管子所处的光刻环境一样。 匹配分为横向,纵向,和中心匹配。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台!~;TvP6a)o BS8D hZ
1221为纵向匹配,12为中心匹配(把上方1转到下方1时,上方2也达到下方2位置)
b I1Nn3Q/f H0                  21
U&E8|_/k0 中心匹配最佳。
"zzg7?$n"dC#G0 47        尺寸非常小的匹配管子对匹配画法要求不严格.4个以上的匹配管子,局部和整体都匹配的匹配方式最佳.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 nO(ptF;C,o
48        在匹配电路的mos管左右画上dummy,用poly,poly的尺寸与管子尺寸一样,dummy与相邻的第一个poly gate的间距等于poly gate之间的间距.
,OFw(kft-O`Fz"A0 49        电阻的匹配,例如1,2两电阻需要匹配,仍是1221等方法。电阻dummy两头接地vssx。
x7c:^ V-a?8{)`0 50        Via不要打在电阻体,电容(poly)边缘上面.
t"^.aFC!PC0 51        05工艺中resistor层只是做检查用
tu nS F,Q0 52        电阻连线处孔越多,各个VIA孔的电阻是并联关系,孔形成的电阻变小.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台Q yt6X.[{c&d
53        电阻的dummy是保证处于边缘的电阻与其他电阻蚀刻环境一样.
qal$c3B4Xz0 54        电容的匹配,值,接线,位置的匹配。中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 nD T2x9en7q S1dh
55        电阻连接fuse的pad的连线要稍宽,因为通过的电流较大.fuse的容丝用最上层金属.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台2Y!Ve+iR w0N sx
56        关于powermos中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台 `)hroONu]
①        powermos一般接pin,要用足够宽的金属线接,中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台R_!O%J8cXY
②        几种缩小面积的画法。
DOz$F;O&yg0 ③        栅的间距?无要求。栅的长度不能超过100um中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台;U'R4x+A8F|}
57        Power mos要考虑瞬时大电流通过的情况,保证电流到达各处的路径的电阻相差不大.(适应所有存在大电流通过的情况).中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台V'o?-tzs)pC
58        金属层dummy要和金属走向一致,即如果M2横走,M2的dummy也是横走向中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台1v ^Qh-oq&V Q
59        低层cell的pin,label等要整齐,and不要删掉以备后用.中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台{jG7O5~U*G4N1e h
60        匹配电路的栅如果横走,之间连接用的金属线会是竖走,用金属一层,和规定的金属走向一致。
} Ie5TzEW0 61        不同宽度金属连接的影响?整个layout面积较大时影响可忽略.
:t(O#E'y~@G0 62        输出端节电容要小.多个管子并联,有一端是输出时注意做到这点.
m+y9K+AB2x$JT0 63        做DRACULA检查时,如果先运行drc,drc检查没有完毕时做了lvs检查,那么drc检查的每一步会比lvs检查的每一步快;反之,lvs会比drc快.
$\9tn7J?Bd0 64        最终DRACULA通过之后在layout图中空隙处加上ptap,先用thin-oxid将空隙处填满,再打上孔,金属宽度不要超过10,即一行最多8个孔(06工艺)中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台S"a _K$U?%|o's M
65        为防止信号串扰,在两电路间加上PTAP,此PTAP单独连接VSS PAD.
%Zt+c&` Xa1?1e0 66        金属上走过的电压很大时,为避免尖角放电,拐角处用斜角,不能走90度度的直角.
4_JHG(n1R xO0 67        如果w=20,可画成两个w=10mos管并联中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台$r#D9rxX+^\a
68        并联的管子共用端为S端,或D端;串联的管子共用端为s/d端.

TAG: Layout layout LAYOUT

 

评分:0

我来说两句

显示全部

:loveliness: :handshake :victory: :funk: :time: :kiss: :call: :hug: :lol :'( :Q :L ;P :$ :P :o :@ :D :( :)

Open Toolbar