上拉电阻下拉电阻的总结 2009-12-15 15:11 这是我从 www.power-bbs.com 上转过来的,希望对大家有点帮助! 上拉电阻: 1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。 2、OC门 ...
关于时钟线/数据线/地址线上串联电阻其作用的资料整理 2009-08-09 23:00 1、概括: 高速信号线中才考虑使用这样的电阻。在低频情况下,一般是直接连接。 这个电阻有两个作用,第一是阻抗匹配。因为信号源的阻抗很低,跟信号线之间阻抗不匹 ...
FIFO学习 上一篇 / 下一篇 2009-03-30 19:37:33 / 个人分类: FPGA设计 查看( 86 ) / 评论( 0 ) / 评分( 0 / 0 ) 1.什么是FIFO? FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线 ...
基于Verilog HDL的异步FIFO设计与实现 上一篇 / 下一篇 2009-04-02 20:41:21 / 个人分类: FPGA设计 查看( 251 ) / 评论( 1 ) / 评分( 0 / 0 ) 在现代 IC 设计中,特别是在模块与外围芯片的通信设计中,多时钟域的情况不可避免。当数据从一个时 ...
一、先入先出队列(First Input First Output,FIFO)这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。 1.什么是FIFO? FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能 ...
最近整理的一份较完整的规则 1 、代码规则 1 、语法规则,遵循代码本身语法 2 、增加必要的注释,包括文件头,使用环境,代码本身的注释 3 、命令规则 & ...
同步fifo的设计和testbench编写的绝妙 上一篇 / 下一篇 2009-08-10 14:28:36 查看( 19 ) / 评论( 1 ) / 评分( 0 / 0 ) 看了一个关于同步fifio的设计,这个设计还是比较简单的: `define DEL 1 module synfifo(clock,reset_n,data_in,read_n,write_n,data_out,full,empty); input ...
(转)关于ICDesign很好的文章 题记:只有偏执狂才能生存。——葛鲁夫 当你坐在计算机旁工作或在网上冲浪,当你打开电视机欣赏节目,当你在川流不息的人群中拿起无绳电话,当你的VCD或DVD正在播放惊心动魄的hoolywood 电影. ......你可知道在这些和我们的生活和 ...
有关半导体行业的一些个人看法 来源: http://www.ee365.cn 为这个行业即将毕业的同学们写的一些个人简单的想法,欢迎转载,谢谢。 --by toctory 1、现在是很好的年代(过去的5年和未来的5年) 我们很幸运,在现在这个年代在这个专业方向开始自 ...
Synopsys工具简介 〓 LEDA LEDA?是可编程的语法和设计规范检查工具,它能够对全芯片的VHDL和Verilog描述、或者两者混合描述进行检查,加速SoC的设计流程。 LEDA预先将IEEE可综合规范、可仿真规范、可测性规范和设计服用规范集成,提高设计者分析代码的能力 〓 VCSTM VCS ...
hebut_wolf
tomdai
杭州加速科技
xiecr
hirain123
京存高性能存储
limubai
nomatterwhat
zhangyanjun1984
wowo2018
Riching
edadoc2013
梅希
gratwo
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-3-29 18:48 , Processed in 0.018817 second(s), 3 queries , Gzip On, Redis On.