首页  |   论坛  |   搜论坛 搜资料 搜日志

TAG信息

fpga

  • 创建者: luckwhite
  • 创建时间: 2010-01-22 09:31:05
  • 总信息数: 216

相关TAG

  • 暂无相关TAG
全部信息

资讯(63) 日志(153)

  • Modelsim加载多个波形文件对比

    Dany20 发表于 2017-05-17 22:55:05

    波形比较必须有一个Dataset,即至少运行两次仿真,第一次仿真波形保存为WLF文件,用来和第二次仿真生成的波形文件做比较。 波形比较可以在多语言混合仿真环境下进行。多语言支持类型参考于斌编写的《Modelsim电子...

  • FPGA新人

    一纸玫瑰 发表于 2017-05-12 16:33:35

    刚刚进军FPGA,希望前辈们多多指导 ,联系QQ:1310058234   邮件:yizhimg@163.com

  • 节省乘法器的16位复数乘法器

    mdykj33 发表于 2017-04-12 18:57:56

    一、功能描述在FPGA中乘法器占用的资源比较多,所以为了想办法尽可能减少这一资源,本案例采用了三个实数乘法器完成四个实数乘法器才能完成的复数乘法。本案例实现16位复数乘法器的功能。二、平台效果图仿真效果图...

  • 4位流水线乘法器

    mdykj33 发表于 2017-04-12 18:54:16

    一、功能描述流水线功能好比一个加工厂在创业之初,只有一间小车间及孤军奋战的老板,那么,当他接到一张订单之后,他必然忙于完成第1张订单,而没有能力去接第2张订单。这样接订单→完成订单→接订单→……是一个...

  • 明德扬至简设计法设计的8位串行乘法器

    mdykj33 发表于 2017-04-12 18:45:14

    一、功能描述在两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。二进制乘法原理:就是左移,然后相加,根据二进制数的权位来决定左移几位,实际上乘法结果就是被乘数乘以每一位乘以模(10)的...

  • 明德扬至简设计法设计的IP核加法器

    mdykj33 发表于 2017-04-12 18:33:31

    一、功能描述在Quartus II 和ISE中都有加法器的IP core,可以完成无符号数和有符号数的加、减法,支持有符号数的补码、原码操作及无符号数的加、减操作,引入了最佳流水线操作,可以方便的为用户生成有效的加法器...

  • xilinx中DCM和PLL的区别

    丧尸暴龙兽 发表于 2017-04-04 15:37:14

    http://www.cnblogs.com/xiaoyangshanren/p/5443405.html

  • 如何在MODELSIM中仿真ISE的IP核

    mdykj33 发表于 2017-03-30 15:00:36

    明德扬分享的在MODELSIM中仿真带IP核的XILINX工程方法,一步步教你怎么添加仿真库,怎么实现ISE的IP核的仿真详细步骤。 在MODELSIM中仿真XILINX工程.pdf(903 KB)

  • 基于至简设计法实现的PWM调制verilog

    mdykj33 发表于 2017-03-30 14:49:54

    一、   功能描述 脉冲宽度调制(pulse width modelation)简称PWM,利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术,广泛应用在从测量、通信到功率控制与变换的许多领域中脉冲宽...

  • 【原创--持续更新】基于FPGA的视频叠加系统设计

    丧尸暴龙兽 发表于 2017-03-28 18:47:55

    2017年3月28日项目要求:基于FPGA实现视频叠加系统。接收来自摄像头A和B的输入,叠加后通过HDMI输出到显示器上。以A输入为底图,B输入缩小后叠加在A上,实现画中画的效果。B可在A的任意位置叠加。输出要求:帧率6...