铝工艺: 先淀积整块铝,再刻蚀成连线 如果density过高,刻蚀的时候很容易有残留(大概是因为刻蚀时间短/刻蚀液浓度低) 如果 density过低,很容易过刻蚀 铜工艺: 先长SiO2,再根据连线长金属 如果density过高,CMP的时候很容易 过刻蚀 如果density过低,很容易残留 density check: chip density ...
高速先生成员--黄刚 老话说得好,一分耕耘一分收获,又或者另外一句,有什么付出就会得到多少收获。我们都不会去怀疑这些话的正确性。但是把这两句话用到PCB领域中,用了好的加工工艺后, PCB板的性能 就一定会比用普通工艺要好吗?当然,可能有99.99%的case都是好的,但是今天我们就来分享一个0.01%的反面案例哈, ...
StarRC 转XRC flow 抽取寄生参数是我们工作中经常做的事情,目前来说三家EDA 都有抽取工具,分别是StarRC, XRC,QRC,其中QRC现在有个升级版本Quantus,但是由于calibre在DRC 和LVS方面太强,所以一般都会提供calibre LVS + StarRC 或者QRC的flow。 既然都是用calibre LVS 的databa ...
随着高速信号的设计技术指标不断更新,给测试系统、测试硬件设计、测试信号传输质量等带来了新的挑战和更高的难度。向最新数字标准的转变需要比以往更高的精度,并在新的测试和测量设备上进行大量投资。无论您是测试DDR 还是 PCle、MIPI或以太网,益莱储的设备租赁解决方案都可以让您快速灵活地访问从设计、验证和调试到 ...
SEMICON China 2024开幕在即,加速科技举办的 《测试那些事儿 SEMICON 专题》系列直播 也将迎来最后一期。本期直播将由 加速科技副总经理陈永 以及 资深产品经理Harry 为大家讲解加速科技高性能可扩展的数模混合信号系列测试机。 线上观看直播,填写直插间福利表单,展会期间即可到加 ...
Ref:1. https://www.zhihu.com/question/35621797 2 、非线性建立与线性建立时间 -up主 NKSUNMOON 一、引言 运放的小信号带宽和大信号带宽是不一样的,但都对运放从速度方面提出了要求。 小信号带宽 反映的是电路的 线性建立 过程,但从 时域上看是一个指数逼近 的过程。在讨论小信号带宽时总会说到时间常 ...
在模拟版图中效率提升空间是很大的,模拟版图目前很难实现完全的自动化设计。电路结构多变,导致模块复用率低。分享下借助Pcell和脚本来实现版图的效率提升。使用Pcell 来对相似结构的复用,所以模拟电路中的差分对,电流镜,cap array等等都是可以使用 pcell来实现的。通过对局部电路结构的固化,将模拟电路版图进一步拆 ...
siliconsmart K SRAM 的 Q pin 的 internal power 等于在整个 power measure period ( T_start~T_end 读周期:确保只有 clk 和 Q pin 发生翻转)内对流过 VDD 的电流进行积分后乘以 VDD 电压值,然后减去这个测量周期内的 leakage power (读周期内对后 10% power measure period(T_90%~T_end ...
米尔电子发布的瑞萨第一款 MPU 生态板卡——瑞米派( Remi Pi )自上市 当天 200 套售罄 ,获得不少新老用户的青睐。为感谢大家的支持,米尔 加推 300 套 瑞米派活动,以 补贴价 回馈大家,抢完即止! 不仅如此,此次瑞米派 发布 myir-image-core 系统 ,相比上次发布适用于 HMI 场景的全面 ...
设计原则是大量错误中总结出来的,分为三种:第一性原则,如环路稳定性,匹配,面积和功耗的限制,mos管饱和深度的要求;第二种原则是跟具体电路结合的比如adc里噪声和匹配 vs lsb,再比如dac里 setup time等,第三种原则是跟随工艺的,比如layout匹配的方式在有wpe和sti效应之前是ABBA,后来就变成ABAB了;再比如finfet的 ...
hebut_wolf
489315174
Riching
骊微电子电源ic
杭州加速科技
mjd888
Xuxans
hirain123
limubai
Iamliutt
ElectroRent
我力可
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-3-19 18:43 , Processed in 0.018914 second(s), 2 queries , Gzip On, Redis On.