ljc24156313的个人空间 https://blog.eetop.cn/848177 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 764 人来访过

  • 积分: 435
  • 资产: 435
  • 发贴收入: 1040
  • 推广收入: --
  • 附件收入: --
  • 下载支出: 865
  • 好友: --
  • 主题: --
  • 日志: 19
  • 相册: --
  • 分享: --

    现在还没有相册

    现在还没有记录

  • 暂无资料项或无权查看

查看全部个人资料

    现在还没有动态

HSIO Tips Part3 2015-11-10
目前 FPGA 高速应用越来越多,速率也越来越高,替换了很多早期 FPGA+ 分离 SERDES 的方案,那么高速传输的关键技术有哪些呢?这里最重要的是 TX 端的预加重( ...
(806)次阅读|(0)个评论
时钟管理单元 2014-12-23
把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源,大多数设计人员在他们的FPGA设计中或多或少都会用到。 ...
(2169)次阅读|(0)个评论
FPGA的DCI技术 2014-12-18
Xilinx 系列 FPGA 的 DCI 技术 1、 DCI 技术概述 随着 FPGA 芯片越大而且系统时钟越高, PCB 板设计以及结构设 ...
(2977)次阅读|(0)个评论
Xilinx系列FPGA的DCI技术 2014-12-18
Xilinx 系列 FPGA 的 DCI 技术 1、 DCI 技术概述 随着 FPGA 芯片越大而且系统时钟越高, PCB 板设计以及结构设 ...
(4060)次阅读|(0)个评论
关于Tab 键 在ultraedit及modelsim的使用问题 2014-12-17
1.ultraedit中点 高级-〉配置-〉左边树形菜单-〉展开编辑器-〉自动换行/制表符设置 在后边就可以任意设置要想要的了 你说的格数应该是 缩进格数 你只用将 缩 ...
(2928)次阅读|(0)个评论
ram使用说 2014-11-25
应用平台vivado 1、当No primitives output register and No core output register时,读出的数据与读地址和读使能相差1个读时钟周期。此时读使能失效后会 ...
(2010)次阅读|(0)个评论

查看更多

现在还没有主题

你需要登录后才可以留言 登录 | 注册


现在还没有留言

现在还没有好友

最近访客
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:53 , Processed in 0.017673 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部