yueweijin的空间 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

yueweijin

统计信息

已有 198 人来访过

现在还没有相册

现在还没有记录

现在还没有动态

verilogHDL设计经验 2007-03-08: 天气 : 晴朗心情 : 高兴 Verilog 编码原则规则 #1: 建立时序逻辑模型时，采用非阻塞赋值语句。规则 #2: 建立latch模型时，采用非阻塞赋值语句。 ...; (1659)次阅读|(2)个评论

关于fifo写信标“满”的问题 2007-03-04: 天气 : 晴朗心情 : 高兴 “当写指针的值等于 array_size-1，这就意味着在存储器中，要写入数据的最后一个位置就是下一个位置。在这种情况下，写操作将写 ...; (1132)次阅读|(0)个评论

一个可以综合的Verilog 写的FIFO存储器（转载） 2007-03-04: 天气 : 冷心情 : 高兴 Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width ...; (3566)次阅读|(3)个评论

几个有关FPGA的概念 2007-03-04: 天气 : 冷心情 : 高兴比较大的公司相对于重视基础问题。这里边又有几个问题特别的突出。他们是：同步时钟设计、亚稳态、异 ...; (1797)次阅读|(2)个评论

FIFO小结 2007-03-04: 天气 : 冷心情 : 平静 1．什么是FIFO？ FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址 ...; (2464)次阅读|(2)个评论

PCI数据传输卡的详细设计经历（基于PCI9054）之一 2007-01-29: 天气 : 晴朗心情 : 高兴 PCI 数据传输卡的详细设计经历（基于 PCI9054 ）之一 &nb ...; (10023)次阅读|(14)个评论

yahu1991 2011-10-18 22:25: 你好，学fpga一整子了，现在在做一个基于fpga的pci数据传输，时间紧阿，兄台能不能指点迷津！！希望你能快点看到，qq732046413，谢谢！

Guest 编辑删除 2007-5-23 23:16: http://3af2d7322cd060a562971e60f8311aeb-t.yemine.info <a href="http://3af2d7322cd060a562971e60f8311aeb-h.yemine.info">3af2d7322cd060a562971e60f8311aeb</a> [url]http://3af2d7322cd060a562971e60f8311aeb-b1.yemine.info[/url] [url=http://3af2d7322cd060a562971e60f8311aeb-b2.yemine.info]3af2d7322cd060a562971e60f8311aeb[/url] [u]http://3af2d7322cd060a562971e60f8311aeb-b3.yemine.info[/u] 71b2ac0d5e4dc2540512dbb597438bdc

Guest 编辑删除 2007-5-1 09:35: http://99ae7f2dbccb174d5da1abe27bc88eaa-t.k90u0h.info <a href="http://99ae7f2dbccb174d5da1abe27bc88eaa-h.k90u0h.info">99ae7f2dbccb174d5da1abe27bc88eaa</a> [url]http://99ae7f2dbccb174d5da1abe27bc88eaa-b1.k90u0h.info[/url] [url=http://99ae7f2dbccb174d5da1abe27bc88eaa-b2.k90u0h.info]99ae7f2dbccb174d5da1abe27bc88eaa[/url] [u]http://99ae7f2dbccb174d5da1abe27bc88eaa-b3.k90u0h.info[/u] 86b4eaaaf8201e29470f084ce1d2d695

Guest 编辑删除 2007-4-9 13:45: http://30511e723c6b10f2226ecf0369f87bfa-t.rh5t5bf.info <a href="http://30511e723c6b10f2226ecf0369f87bfa-h.rh5t5bf.info">30511e723c6b10f2226ecf0369f87bfa</a> [url]http://30511e723c6b10f2226ecf0369f87bfa-b1.rh5t5bf.info[/url] [url=http://30511e723c6b10f2226ecf0369f87bfa-b2.rh5t5bf.info]30511e723c6b10f2226ecf0369f87bfa[/url] [u]http://30511e723c6b10f2226ecf0369f87bfa-b3.rh5t5bf.info[/u] 0c4df95de00b5aa0f800bcc958a3b7df

hgj767cg 2007-4-4 10:59: 老兄，我是刚学VERILOG HDL 有什么好的资料没，给我点，大家一起学习！我主要是看QUARTUS 仿真的波形不是很会看，主要是时延！还望大哥多多指点，谢谢！

Guest 编辑删除 2007-3-25 22:47: 我也在做PCI9054的卡，用fpga+9054，希望和你交流。我的博客：http://gonfen.bokee.com

现在还没有好友