hongzhiliao的个人空间 https://blog.eetop.cn/derek [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 3552 人来访过

    现在还没有相册

    现在还没有记录

  • 暂无资料项或无权查看

查看全部个人资料

    现在还没有动态

Design Rule 相关介绍 2011-03-07
Design Rule 相关介绍 本篇介绍的design rule只针对 CMOS 技术。画版图时需要按design rule的要求来操作,所以 也就有我们常提到的DRC(design rule check), ...
(6728)次阅读|(0)个评论
如何成为一位杰出的工程师 (How to be a Star Engineer ) 2011-02-25
Robert E. Kelley, Carnegie Mellon University (Robert E. Kelley, "How to be a star engineer," IEEE Spectrum, pp. 51-58, Oct. 1999.) ...
(3111)次阅读|(2)个评论
Calibre经典教程和看LVS的错误报告的方法[二] 2011-02-24
5 . Report 中最重要的部分―― INCORRECT NETS 部分:        Report 中, ...
(25126)次阅读|(0)个评论
Calibre经典教程和看LVS的错误报告的方法[一] 2011-02-24
看calibre lvs 错误报告的方法 1. Report 开头部分的 Warning 和 Error 信息 (因为出现 Warning 和 Err ...
(20676)次阅读|(9)个评论
学verilog的可以好好看看! 2010-05-24
规范很重要 工作过的朋友肯定知道,公司里是很强调规范的,特别是对于大的设计(无论软件还是硬件),不按照规范走几乎是不可实现的。逻辑设计也是 ...
(5159)次阅读|(2)个评论
RTL设计推荐的各步骤 推荐工具 适合VHDL verilog 2010-05-24
初学EDA时候,大家都在找工具而烦恼,有些工具不是没有license 就是不会设置,要不就是不会用,还担心这个以后有人用么?      所以,我 ...
(8454)次阅读|(0)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


sgj821 2020-4-10 11:08
哈喽,请问你现在有DDR phy 的相关资料吗
madson 2013-4-24 22:08
missing port可能是什么原因?我要修改工艺规则文件
chengru1026 2011-12-12 17:09
你好,看来你是这方面的高手啊,我是刚学的,请问一个24进制的计数器(0-23计数),系统的输入是rst,clk,输出是q1[3:0],q0[3:0]分别显示个位和十位的数据!这个怎么写啊
查看全部

现在还没有好友

最近访客
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:17 , Processed in 0.025935 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部