在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
分享 卷积
shiyinjita 2016-2-24 22:42
clc ; close all ; clear all ; fs = 100* 10^ 6 ; fc1 = 1 * 10^6 ; fc2 = 16 * 10^6 ; t = 0 : 1/fs : 256/fs ; y = cos (2 * pi * fc1 * t ) + cos (2 * pi * fc2 * t ) ; cof = figure(1) ; subplot(2,1,1) ; plot(t, ...
个人分类: matlab|1744 次阅读|0 个评论
分享 FFT加窗效应
shiyinjita 2015-7-27 23:37
clc; close all; clear; A1=20; %频率F1信号的扰动幅度 A2=19; %频率F2信号的扰动幅度 F1=50; %信号1频率(Hz) F2=50; %信号2频率(Hz) Fs=12800; %采样频率(Hz) P1=30; %信号1相位(度) P2=30.001; %信号2相位(度) N=12800; %采样点数 n= ; t= /Fs; %采样时刻 %信号 %H=220*sqrt(2)*cos(2*pi*F1*t+pi*60/180); ...
个人分类: matlab|3005 次阅读|0 个评论
分享 SNR的求法
shiyinjita 2015-7-24 00:32
clc ; close all ; clear all ; t = 0 : 0.001 : 0.999 ; fs = 150 ; y = cos (2* pi * t * fs) ; figure(1) ; subplot(2,1,1) ; plot(t ,y) ; axis( ) ; y_awgn = awgn(y , 20) ; subplot(2,1,2) ; plot(t ,y_awgn) ; axis( ) ; power_y = 0 ; power_noise = 0 ; y2 = zeros(1 , lengt ...
个人分类: matlab|1996 次阅读|0 个评论
分享 函数发生器的实现方法
shiyinjita 2015-7-20 21:23
函数发生器的实现有2种方法1 : 采用外部DDS时钟 + sdram+da的方法实现,这样需要PC机下载波形点数到FPGA中,然后控制DDS产生需要的时钟,它的优点是实现简单,缺点是不能快速的产生波形,同时在低频的情况下,性噪比不是特别好。 2 :采用FPGA+DA的方法实现。这个的做法复杂很多,其中安捷伦的信号源就是这 ...
个人分类: xilinx|1927 次阅读|0 个评论
分享 数据采集卡的实现!!!
shiyinjita 2013-3-20 20:45
本帖最后由 shiyinjita 于 2013-3-20 20:51 编辑 经过了接近一个月的时间,终于调试完成了8通道的数据采集卡,在这里简单的说一下数据采集卡的FPGA实现过程。首先确定方案- 数据采集卡实现为 AD数据 - FPGA接收-DDR2(2片)-ARM显示。 其中整体方面 ,因为受DDR2内存的限制,所以为了提高采集数 ...
个人分类: xilinx|2530 次阅读|0 个评论
分享 FPGA中memory的应用——多通道共享缓存 ??实际中的问题!!!
shiyinjita 2013-3-1 23:13
在讲坛中看到了lucien_1986提出的多通道共享缓存技术,但是在实际中有以下问题,比如在数据采集方面,4通道的数据采集卡,共用了1G内存。一般的数据采集卡都是采用了平均分配内存的方法,也就是说当4个通道同时采集的时候,每个通道最大为250M的大小,这个就产生了问题 1 : 这种情况下,就是把内存分成每个小 ...
个人分类: xilinx|2033 次阅读|0 个评论
分享 PCI总线的post/NON-POST模式
shiyinjita 2013-2-28 07:34
本帖最后由 shiyinjita 于 2013-2-28 07:37 编辑 在XILINX的FPGA中,生成的PCI的IP核是基于网标形势,这点没有办法改变,我们可以改变的是配置空间,其中在配置空间中可以配置模式为预取和非预取模式 预取模式- PCI主设备向PCI目标设备进行数据传递时,当数据到达PCI桥后,由PCI桥接管来自上游总线事物。在一定程度 ...
个人分类: xilinx|3400 次阅读|0 个评论
分享 关于FIFO的使用
shiyinjita 2013-2-27 23:02
最近在使用FIFO的时候,如果当连续不断的往FIFO里面写数据,而读是随机的时候,发现了一个问题,那就是当FIFO满的时候,并不是先进先出结构,只有当在不满的情况下才是先进先出结构!!!
个人分类: xilinx|1375 次阅读|1 个评论
分享 恼火的AD9265的调试
shiyinjita 2013-1-10 22:10
最近在调试AD9265的时候,有点郁闷,主要是文档不清楚,在看AD9265的时候,发现要找AN-877文件,结果按照AN-877的文档,控制SPI后,发现只能读,不能写,刚开始以为是写时序出问题了,结果验证了一天多,硬是验证不出来问题,后来仔细的阅读AN-877文档,终于在小角落里找到了一句或,就是往0XFF地址里面写1后 ...
个人分类: xilinx|2366 次阅读|0 个评论

本页有 1 篇日志因作者的隐私设置或未通过审核而隐藏

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:19 , Processed in 0.010160 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部