cathzhou的个人空间 https://blog.eetop.cn/195334 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 1757 人来访过

    现在还没有相册

    现在还没有记录

  • 自我介绍集成电路版图设计

查看全部个人资料

    现在还没有动态

IC设计中的功耗分析的流程---转帖 2013-05-28
首先声明本文所讲的范围,在这篇文章中,是采用synopsys的设计流程,对数字电路进行功耗分析,生成功耗分析报告的流程。分析的对象是逻辑综合之后布局布线之前 ...
(5257)次阅读|(0)个评论
latch的time borrowing---转帖 2013-05-28
time borrowing是老一辈full custom设计者喜欢的,  但是现在的EDA都没法分析这个,所以现在基本上一 般的ASIC design都不会用。 基本的感 ...
(6812)次阅读|(0)个评论
亚稳态--转帖 2013-05-28
亚稳态   是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才 ...
(1471)次阅读|(0)个评论
Fanout与Skew 2013-05-21
Dc 综合是基于路径,每个路径上都有 Cell 和 net ,所以基于路径的综合就是计算路径上的 delay 和 rc ( dc 是使用互连线模型进行估算)。 ...
(5035)次阅读|(0)个评论
时钟树优化与有用时钟延迟简介 2013-05-21
时钟树优化与有用时钟延迟在 “后端时序修正基本思路” 提到了时序优化的基本步骤。其中,最关键的阶段就是时钟树建立。基本的优化都优先在数据路径上进行,并 ...
(3815)次阅读|(0)个评论
工艺角-Process Corner 2013-05-21
工艺角-Process Corner     与双极晶体管不同,在不同的晶片之间以及在不同的批次之间,MOSFETs参数变化很大。为了在一定程度上减轻电路设计任务 ...
(9659)次阅读|(0)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


现在还没有留言

现在还没有好友

最近访客
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:01 , Processed in 0.016521 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部