tfpwl_lj的个人空间 https://blog.eetop.cn/1638430 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 4340 人来访过

    现在还没有相册

    现在还没有记录

  • 暂无资料项或无权查看

查看全部个人资料

    现在还没有动态

频率切换时,异步时钟域信号同步 Debug 小记 2023-04-21
      现有模块A,B分别属于时钟域C,时钟域D.        信号valid从低变高(高变低)跳变表明模块A有数据已准备就绪,且vali ...
(361)次阅读|(0)个评论
ECO 流程梳理 2021-09-13
1. 一般而言,ECO就是在芯片设计流程中到了后期,综合网表、PR网表都已经做好了,或者是芯片已经流片回来在测试中,发现有部分功能需要修改,在不对网表进行 ...
(4778)次阅读|(1)个评论
SM2/SM3/SM4/SM9 国密算法 RTL&C实现的一点想法 2021-08-23
SM2/SM3/SM4/SM9 RTL&C 实现的一点想法 Source: https://www.oscca.gov.cn/sca/xxgk/bzgf.shtml 有关SM2、SM3、SM4、SM9的介绍就不提了,网上有许多介绍 ...
(1918)次阅读|(0)个评论
RISCV 西数SweRV-EH2 IP 使用总结 2021-08-23
SweRV-EH2 IP 使用总结 Source: https://github.com/chipsalliance/Cores-SweRV-EH2 1.配置篇 1.1 熟悉swerv.config 文件中配置选项的含义    ...
(4539)次阅读|(8)个评论
RTL代码Signoff flow 2020-02-23
一、概述    Signoff Flow 是在模块设计完成、验证完成、 lint & CDC 、综合完成之后作为一个再次检查设计是否符合验收要求而出现的。 ...
(5446)次阅读|(1)个评论
基于AXI总线的bridge设计要点总结 2020-02-23
一、概述     在前文有提到 AXI 转 AHB 的 bridge ,但在本部分中,介绍的不是这个而是另外一种自定义的 XBUS 总线转换为 AXI 的 ...
(4152)次阅读|(0)个评论

查看更多

现在还没有主题

你需要登录后才可以留言 登录 | 注册


xianrenwang 2020-5-23 22:21
你好有个问题想请教下,可以加微信聊聊吗。我也是做设计的,有个新的方向,想咨询下。我的微信13109533067
xunge 2019-4-3 13:21
tfpwl_lj: 当时在写电路整理章节的时候没有把以下两种方法添加进去:1,每种电路模块都具有固定的电路结构,例如状态机、计数器,平时可以手工将verilog代码翻译成电路,感 ...
谢谢解答,我在长沙,最近在做一个温度传感器的反向,因为之前没有学习过数字ic,所以搞到这块有点无从下手。
rickylsj 2017-10-27 17:09
我有芯片反向的项目想寻求合作或者支持,看到留言请加我企鹅124487573或者V信15279096955,谢谢~
查看全部
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:33 , Processed in 0.016267 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部