菜鸟要飞的个人空间 https://blog.eetop.cn/1149070 [收藏] [复制] [分享] [RSS]

空间首页 动态 记录 日志 相册 主题 分享 留言板 个人资料
统计信息

已有 4531 人来访过

    现在还没有相册

    现在还没有记录

  • 暂无资料项或无权查看

查看全部个人资料

    现在还没有动态

Vivado中新建工程或把IP搭建成原理图(转) 2017-05-09
上一节说了怎么建自己的IP,下面把自己的设计方案用IP的方式搭建成原理图。 1、新建project 2、选择芯片型号xc7z020clg400-1 3、既然vivado是按 ...
(3392)次阅读|(0)个评论
Vivado中新建工程或把IP搭建成原理图(转) 2017-05-09
上一节说了怎么建自己的IP,下面把自己的设计方案用IP的方式搭建成原理图。 1、新建project 2、选择芯片型号xc7z020clg400-1 3、既然vivado是按 ...
(1771)次阅读|(0)个评论

无权查看

Vivado中将verilog代码封装成IP(转) 2017-05-03
Xilinx的Vivado采用原理图的设计方式,比较直观适合大型项目,我们自己的code都需要封装成user IP。 这里主要介绍怎么把多个关联管脚合并成类似bus的大端口 ...
(6730)次阅读|(0)个评论
什么是阻抗匹配以及为什么要阻抗匹配(转) 2017-04-25
什么是 阻抗匹配 以及为什么要阻抗匹配... 阻抗匹配在高频设计中是一个常用的概念,这篇文章对这个“阻抗匹配”进行了比较好的解析。 ...
(4682)次阅读|(0)个评论
Chipscope使用技巧--enable the storage qualification 2017-04-18
使用Chipscope采集FPGA运行的实时数据对于调试来说很方便,特别需要查看某个条件变化时,采集下来的时序一目了然。但是,可能会碰到这样的问题:采样时钟比较高 ...
(2719)次阅读|(0)个评论

查看更多

你需要登录后才可以留言 登录 | 注册


yunlianqk 2015-11-5 23:59
你好,老师布置个作业,让做关于基于pc,单片机的音频解码及播放,说有好多开源代码,可是我刚接触这东西,如果基于简单PC话,我该去学习哪些软件,怎样实现功能,请大神指点方向,表示未研究过该东西,完全新手。谢谢 2015-12-04 15:34:16 我也没接触过,你多搜点资料,找些相关论坛,加些QQ交流群,看看别人怎么做的,慢慢就有思路了 2015-12-04 15:35:21 貌似,我记得当初有个留言通知,我死活找不到留言,不好意思啊,现在才看见留言 ... ...
查看全部
最近访客
关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:09 , Processed in 0.023729 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部