请问怎么减小MOS源漏之间的寄生电容呀（在固定W/L下）

swucc2023 · 发表于 2024-5-14 16:56:26

如题，请教一下各位大佬，现在因为这个MOS源漏之间的寄生，最下面的OUT总线会影响我上面那根线相关联的信号线，在中间加了隔离地线作用不大(应该是这个MOS的Cds导致的）

lpl_bys · 发表于 2024-5-14 17:06:30

管子尺寸小点试试

swucc2023 · 发表于 2024-5-14 17:56:06

lpl_bys 发表于 2024-5-14 17:06
管子尺寸小点试试

固定尺寸了

赵壮小可爱 · 发表于 2024-5-14 18:00:49

让它们离远点

swucc2023 · 发表于 2024-5-14 18:08:31

赵壮小可爱发表于 2024-5-14 18:00
让它们离远点

已经拉了1.几微米了

tea_whz · 发表于 2024-5-15 09:26:03

如果是有源区的结电容那是没法改变的，如果是源漏的金属之间的寄生可以尝试将源漏区的孔去掉一些然后将金属缩短错开

yfanny1980 · 发表于 2024-5-15 09:49:08

连线跨层调大

swucc2023 · 发表于 2024-5-15 10:34:38

yfanny1980 发表于 2024-5-15 09:49
连线跨层调大

试过了，没作用，应该是MOS自身的Cds

仁者成佛 · 发表于 2024-5-15 11:44:06

用另外一个mos来补偿

凌通通 · 发表于 6 天前

给MOS管中间加屏蔽线，让源漏的寄生先对地，或者给源漏加salicide层

[求助] 请问怎么减小MOS源漏之间的寄生电容呀（在固定W/L下）