在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 233|回复: 2

[求助] 低功耗高压LDO使能输入端耐压的问题的问题

[复制链接]
发表于 2024-3-29 17:51:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下各位,设计一个ldo,一般都是带有使能端的,但是目前的bcd工艺,没有厚栅管,只有demos和ldmos,他的VGS不抗压,只有5v,但是我的电源能到20v。那这么这个使能控制端,怎么设计呢,有无可参考的paper呀?
使能需要产生,低压区的高低电平,和高压区的高低电平。
发表于 2024-3-29 19:12:43 | 显示全部楼层
高压开关用P管的Drain去抗,具体怎么做的忘了
 楼主| 发表于 2024-3-30 09:58:35 | 显示全部楼层


tenyuan 发表于 2024-3-29 19:12
高压开关用P管的Drain去抗,具体怎么做的忘了


现在的问题是,VGS的抗压,ldo使能电路你就直接理解成一个反相器,那这样的话,反相器的栅极直接接到VIN(20V),这样20v直接就作用到反相器的输入了,栅源扛不住。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 17:44 , Processed in 0.021621 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表