在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3268|回复: 5

[求助] flip-chip,wire-bond可以在芯片上共用吗

[复制链接]
发表于 2020-6-2 12:12:40 | 显示全部楼层 |阅读模式
100资产
flip-chip,wire-bond可以在芯片上同时存在吗,我看了layout rule只是规定了一些金属的线宽。是不是有一个介绍封装的文档。然后flip-chip提到的LNP是什么.

发表于 2020-6-2 15:57:07 | 显示全部楼层
本帖最后由 tuohong 于 2020-6-2 15:59 编辑

layout设计上可以通过改动top层metal和pad两层mask,甚至只改动pad一层mask来达到产品同时满足flip-chip和wb的需求,不知道这个是不是楼主想要方式。如果想用不改动mask可能比较难,因为这两种封装对pad开窗的design rule不同,所以很难共用wafer,除非非常非常巧合恰好两种bonding对pad的需求一模一样。这种可能性几乎不存在。
 楼主| 发表于 2020-6-2 18:18:05 | 显示全部楼层


tuohong 发表于 2020-6-2 15:57
layout设计上可以通过改动top层metal和pad两层mask,甚至只改动pad一层mask来达到产品同时满足flip-chip和w ...


那可以这么理解吗,flip-chip和wire-bond,在工艺制造上是可以共存的,但只是最后开窗和线宽之类的的DRC会不同。
发表于 2020-6-2 19:44:12 | 显示全部楼层
是的,实际上这个问题还是在设计这边,跟fab制造没关系。layout设计时尽量采用共版设计,可能会增加cost,但是能带来更多的灵活性。
发表于 2024-5-13 17:45:18 | 显示全部楼层
LNP是low noise pattern
发表于 2024-5-13 19:19:31 | 显示全部楼层
当然可以,filp-chip和wb是可以同时存在在一个wafer上的,不过这种封装不是传统意义上的晶圆级封装。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-29 20:40 , Processed in 0.026602 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表