SystemVerilog应用<欢迎讨论>

smy05 · 发表于 2010-1-27 10:08:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 smy05 于 2010-1-27 10:09 编辑

资料内容索引自google或平时积累。
------------------------------------------------------------------------------
主要涉及验证环境、assertion、功能覆盖率、SV接口设计，
不涉及SV硬件设计与建模。

SystemVerilog enhances assertion-based verification.pdf (115.29 KB, 下载次数: 141 )

2010-1-27 10:08 上传
点击文件名下载附件

SystemVerilog Interface Based Design.pdf (214.57 KB, 下载次数: 182 )

2010-1-27 10:08 上传
点击文件名下载附件

Using SystemVerilog Assertions for Functional Coverage.pdf (175.15 KB, 下载次数: 183 )

2010-1-27 10:08 上传
点击文件名下载附件

abbr_b3cd01d202467cde6c5c9db5c9d299a5.pdf (199.69 KB, 下载次数: 149 )

2010-1-27 10:08 上传
点击文件名下载附件

另外，下面的链接为eetop上相关内容的另外一贴，所涉内容从属与本帖讨论范围。
http://www.eetop.cn/bbs/thread-229796-1-1.html

zxping2050946 · 发表于 2010-1-31 22:52:29

good,thanks

zxping2050946 · 发表于 2010-1-31 22:53:34

really good

rvipc · 发表于 2010-2-1 11:42:38

verygood

tzl123 · 发表于 2010-2-24 23:10:28

ddddddddddddddddd

wushaohang20122 · 发表于 2010-2-26 09:13:40

verygood

shuitian · 发表于 2010-3-9 23:14:40

好，顶顶顶！

shuitian · 发表于 2010-3-9 23:16:40

好东西哦，顶!

shuitian · 发表于 2010-3-9 23:18:02

好东西哦，当然要顶！

jasonqiu · 发表于 2010-3-10 23:32:23

很好的东西

[资料] SystemVerilog应用<欢迎讨论>

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2