内容隐藏需要,请点击进去查看
2024-5-25 20:26 - JinJim - Analog/RF IC 设计讨论
用标准工艺做的器件,库里面没有。因为器件是自创的,所以要过lvs,这就包括了定义器件到lvs文件的修改,想问一问各位,这样工作量大吗?纯小白
求助大神:MTBF,MTTR,MTTF和FIT的计算公式以及相关资料
2024-5-28 14:51 - qifei.wang - 讨论区
提供SMIC 合肥晶合 全线MPW,投片量产服务,感兴趣的朋友们可以跟我沟通哦 Wechat(hleove)phone(14775180119)
我现在用的是T-2022.09,实际跑仿真会报错。install指导上要求的是Q-2020.03和R-2020.09,各位大神谁有?我应该有T-2022.09全套vip
2024-5-28 15:25 - sunzengzhen - EDA资源使用讨论
链接:https://pan.baidu.com/s/101uHtQufQkDUGoJXy9xsGA 本帖隐藏的内容**** 本内容被作者隐藏 **** 补充内容 (2024-5-27 21:19): Linux version patch UPDATE, please download new patch! ...
2024-5-26 11:47 - TerraWilly - EDA资源使用讨论
求助大神们,我在做一个buck,是cot环路控制的,如图,电感电流不是常规的波纹状,输出QN也不正常,有知道是什么原因的吗?
An 800-MHz to 6-GHz CMOS software -defined -radio receiver for mobile terminals Bagheri, Rahim University of California, Los Angeles ProQuest Dissertation & Theses, 2007. 3257234.
2024-5-27 22:08 - orientview - Analog/RF IC 资料共享
内容隐藏需要,请点击进去查看
新发现个问题,连接stdcell的时候发现自己刚画完的小模块连线出来没有飞线,最后确认是create pin from label生成出来的pin 中 Pin Name与Treminal Name名字不一致,Terminal name与label名字是一样的 Pin name ...
2024-5-23 11:20 - jason.aliang - Layout讨论区
数字锁相环之MATLAB设计
2024-5-26 18:09 - 齐天大胜 - Analog/RF IC 资料共享
内容隐藏需要,请点击进去查看
如图 XL关系,点击后只有高亮,没有飞线提示连接关系
C家*I*C*6.18.320 有效期=7天! **** 本内容被作者隐藏 ****
跑蒙特卡洛瞬态出现震荡的情况,corner没问题,但是蒙特卡洛跑100次在71次出现震荡,corner还知道是那个情况,那蒙特卡洛怎么定位呢
2024-5-28 11:46 - AC123456 - Analog/RF IC 设计讨论
AX45MP RISCV IP 交流
2024-5-28 11:27 - qianqian123 - RISC-V 专区
混频器设计资料
2024-5-27 10:21 - 每天进步一点 - Analog/RF IC 资料共享
要找工作了,想刷一下拉扎维的课后习题。 这个之前有小伙伴发过,https://bbs.eetop.cn/thread-952906-1-1.html 虽然当时回复了,不过也没有找我,没有动静,那现在自己有需要,单开一个吧。 这个原价是299,三人 ...
各位老哥们好。我想问问微电子科班做数字较非科班有什么优势,本科的时候数字集成电路的老师说做数字电路我们是专业的,但是我觉得数字设计靠的是verilog这些硬件描述语言,但是非科班的也学呀,比如通信工程,做了F ...
2024-5-28 12:31 - danalog - 数字IC设计讨论(IC前端|FPGA|ASIC)
有家大型国资背景企业,招聘模拟电源技术带头人来独立主持模拟类电源IC(LDO、DC-DC buck等)项目研发 薪资非常open 欢迎前来咨询或者推荐 联系方式:18126085506(同微) ...
2024-5-28 13:56 - Tommy22333 - Analog/RF IC 设计讨论
信号发生器 回收 AWG70002A 欧阳R:135,3722,,9325 泰克AWG70002A信号发生器主要特点及优点 主要特点和优点 AWG 性能 高达25 GS/s 的采样率 优于-80dBc 无杂散动态范围 10 位垂直分辨率 16 G 样点波形内存 完整的单机 ...
2024-5-28 14:39 - yltylt2008 - 二手产品信息发布(仅限个人)
本平台专注各类半导体相关职位招聘,企业投融资,MPW&NTO流片服务,IP和芯片设计、专利/知识产权授权等服务。欢迎咨询!联系人:Franky微信:e21139072 职责描述: 1、设计芯片评估测试方案,完成芯片评估报告,收集 ...
SATA2.0IP 基于Xilinx V5 GTP实现,纯逻辑实现,提供类似FIFO接口操作。实现功能:识别,读,写。性能:持续读240MB/s, 持续写220MB/s价格:面议 SATA3.0IP基于Xilinx K7 GTX实现,纯逻辑实现,提供类似FIFO接口操作 ...
版图自动布局布线可以让版图快速化,减轻版图的工作量,但是也容易出现bug。以下文档是自己整理的一些自动布局布线的教程,都是自己摸索出来的,新功能大家自己也可以去摸索一下共同进步。适应于6.18版本。 ...
询问一下有人知道如何把virtuoso版图中黑底白字删掉吗,在画图的时候这些字体看着乱糟糟的
各位大佬,请教下Cadence IC 23.1安装顺序问题。需要像IC 5/6一样,先安装Base,再安装Hotfix嘛? 还是直接安装Hotfix即可,比如IC23.10.060这个hotfix,是不是安装完了就得到最新版本的Cadence 23.1.06了啊? 请 ...
不错的硬件算法资料,不是扫描版,清晰,仅供学习,侵权立删
2024-5-24 16:25 - kl_upc - 数字IC设计资料(IC前端|FPGA|ASIC)
最近遇到了些关于NWELL接点位的问题,希望各位大佬帮忙解惑,问题如下, 1、pdio二极管的负极是NWELL加NPLUS组成,当多个pdio串联时就会出现NWELL不接VDD的情况,跑LVS会出现floating NWELL的ERC问题,我忽略掉了这 ...
同步FIFO和异步FIFO设计,包含代码和参考文档。
2024-5-26 18:16 - 齐天大胜 - Analog/RF IC 资料共享
rt,这种lib里面没有wire_load_model的情况下,线负载的RC参数怎么计算呢?那么delay和switch power又该怎么计算呢?
内容隐藏需要,请点击进去查看
内容隐藏需要,请点击进去查看
version 22,一年有效,限个人学习
请教下 , 我scan clock 定义的是 create_clock -name scan_clock -period 100 -waveform {45 55} 【get_ports xx】。pt中会报有min pluse width的错误。 觉得这45 到55的宽度太小了。我是不是可以改成 create_cloc ...
2024-5-28 14:15 - fangwang85 - 讨论区
远程直接内存访问 (RDMA) 提供现代数据中心应用程序所需的高吞吐量和超低延迟以及低 CPU 开销。RDMA 使用 RoCEv2 协议部署,该协议依赖于基于优先级的流量控制 (PFC) 来实现无丢弃网络。数据中心量化拥塞通知 ( ...
2024-5-21 19:55 - xuanzhiyilian - 数字IC设计资料(IC前端|FPGA|ASIC)