在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子

tag 标签: fpga

相关帖子

版块 作者 回复/查看 最后发表
Morgan.Kaufmann,.ASIC.and.FPGA.Verification.A.Guide.to.Component.Modeling. attachment CPU设计杂谈 milkcowboy 2007-12-16 37 12212 hunle 2021-5-20 23:18
Morgan.Kaufmann,.ASIC.and.FPGA.Verification.A.Guide.to.Component.Modeling. attachment 数字IC设计资料(IC前端|FPGA|ASIC) milkcowboy 2007-12-16 29 7609 palakaran 2013-5-9 21:03
几篇論文,初級 attachment 数字IC设计资料(IC前端|FPGA|ASIC) kevintxz 2007-12-31 109 11958 jjchun 2010-8-5 14:06
传两个dds的代码和论文 attachment 数字IC设计资料(IC前端|FPGA|ASIC) dianzixi 2008-1-10 181 33901 lewispoiuy 2020-9-26 17:47
请大家帮小女个忙吧:北京有哪些很好的fpga/asic公司? 个人求职 sarahwang 2008-1-13 37 12274 maomao198477 2009-7-16 10:48
fpga设计中毛刺问题的研究 attachment CPU设计杂谈 桂海田 2008-3-19 171 26289 mcuxp 2014-8-21 20:38
CPLD/FPGA经典资料 attachment 数字IC设计资料(IC前端|FPGA|ASIC) xcydj83 2008-3-24 256 40796 Candydarte 2023-3-26 21:59
(好书共享) FPGA入门必读Design.warriors.guide.to.FPGA attachment 数字IC设计资料(IC前端|FPGA|ASIC) jacocobi 2008-3-26 607 60547 dannymu 2019-6-10 16:42
给大家来点新概念“FPGA动态可重构” attachment 数字IC设计资料(IC前端|FPGA|ASIC) hsdy 2008-4-12 143 27866 crazyhertz007 2020-7-25 17:42
FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档 attachment 数字IC设计资料(IC前端|FPGA|ASIC) lehaha 2008-4-22 865 95976 luckylkun 2023-8-29 16:25
Design Recipes For FPGAs.rar attachment Analog/RF IC 资料共享 lehaha 2008-4-23 39 9056 gxs2013 2013-10-15 21:03
十分钟学会Xilinx FPGA 设计1.1 attachment 后端资料区 wxxuzhong 2008-5-17 57 12830 ffnd 2010-3-28 10:55
如何使用50MHZ FPGA本身的时钟产生一个 3MHZ 的分时钟 数字IC设计讨论(IC前端|FPGA|ASIC) csba5201989 2011-1-28 15 7674 wangming169 2017-3-16 11:05
Xilinx FPGA开发工具ISE初始化RAM时Coe格式转换软件 attachment 数字IC设计资料(IC前端|FPGA|ASIC) sdwh606 2011-4-15 47 20456 tezhi 2018-10-3 08:22
FPGA设计指导(西安大唐电信) attachment 数字IC设计资料(IC前端|FPGA|ASIC) talenty 2009-3-12 63 7080 bn1011 2009-10-23 08:27
ALTERA FPGA_CPLD设计 基础篇(程序代码) attachment 数字IC设计资料(IC前端|FPGA|ASIC) zhangxun0712 2008-6-25 119 16044 sc108 2010-6-28 18:03
Elsevier- Asic And Fpga Verification - A Guide To Component Modeling attachment 数字IC设计资料(IC前端|FPGA|ASIC) forest103459 2008-7-22 42 7843 yejiawei_20009 2009-5-3 09:42
Fpga Cpld的基本概念 attachment 数字IC设计资料(IC前端|FPGA|ASIC) forest103459 2008-7-22 36 7240 zjllh 2015-8-26 17:01
FPGA-CPLD 数字电路设计经验分享 attachment 数字IC设计资料(IC前端|FPGA|ASIC) forest103459 2008-7-22 151 16734 god510 2009-11-15 20:32
USB Interface protocol implementation on FPGA 资料共享 段长江深大 2011-5-16 4 2195 chungchan 2018-10-7 16:39

相关日志

分享 【案例】 简易计算器
chop147 2022-7-14 08:29
本文为明德扬原创及录用文章,转载请注明出处! 1.1 总体设计 1.1.1 概述 计算器是近代人发明的可以进行数字运算的机器。现代的电子计算器能进行数学运算的手持电子机器,拥有集成电路芯片,但结构比电脑简单得多,可以说是第一代的电子计算机,且功能也较弱,但较为方便与廉价,可广泛运用于 ...
个人分类: 书籍文章分享|608 次阅读|0 个评论
分享 【案例】电子密码锁设计
chop147 2022-7-5 06:47
本文为明德扬原创及录用文章,转载请注明出处! 1.1 总体设计 1.1.1 概述 随着生活质量的不断提高,加强家庭防盗安全变得非常重要,但传统机械锁的构造过于简单,很容易被打开,从而降低了安全性。数字密码锁因为它的保密性很高,安全系数也非常高,再加上其不需要携带避免了丢失的可能,省去了因钥匙丢失而需 ...
个人分类: 书籍文章分享|353 次阅读|0 个评论
分享 【案例】LCD入门案例-动态矩形
chop147 2022-7-2 07:57
文为明德扬原创及录用文章,转载请注明出处 ! 1.1 总体设计 1.1.1 概述 同步动态随机存取内存( synchronousdynamic randon-access menory ,简称 SDRAM )是有一个同步接口的动态随机存取内存( DRAM )。通常 DRAM 是有一个异步接口的,这样它可以随时 ...
个人分类: 书籍文章分享|414 次阅读|0 个评论
分享 【案例】 LCD显示叠加图片
chop147 2022-6-30 11:53
本文为明德扬原创文章,转载请注明出处! 1.1 总体设计 1.1.1 概述 液晶显示器是一-种通过液晶和色彩过滤器过滤光源,在平面面板上产生图像的数字显示器。LCD的构造是在两片平行的玻璃基板当中放置液晶盒,下基板玻璃上设置薄膜晶体管,.上基板玻璃上设置彩色滤光片,通过薄膜晶体管上 ...
个人分类: 书籍文章分享|295 次阅读|0 个评论
分享 FPGA系统提升课程必备
chop147 2022-6-29 09:24
学习FPGA/集成电路设计最有效,最快速的方法是什么? 假如有个很好的课程并且有个老师指导你,那你的学习方法肯定是最有效最快的! 但是相信大家也有一些这样的问题: 第一:学费非常高 第二:它要花费时间非常长 很多同学都遇到这种时间和金钱的障碍,那是不是就没办法了呢? 请大家 ...
个人分类: 书籍文章分享|299 次阅读|0 个评论
分享 【案例】串口环回实验
chop147 2022-6-28 09:47
本章节更多的视频案例讲解可以点击案例编号 000900000098 学习 本工程利用MDY的MP801开发板和点拨开发板实现 工程要求: 本工程利用开发板中的FIFO数据处理模块和串行接口模块,实现了数据从上位机发送到MP801开发板和点拨开发板的FIFO再将数据返还给上位机的功能。 从上位机PC端发送数据并保存 ...
个人分类: 学习板|224 次阅读|0 个评论
分享 光纤项目系统概述
chop147 2022-6-27 07:00
——作者:潘文明 第一章项目背景 光纤项目是明德扬承接自某研究所的项目。该项目功能是接收4路光纤数据,经过内部DDR3缓存后,通过PCIE接口上送到电脑保存。其中光纤采集到数据后,需要做一定的算法处理,该算法处理由客户实现,明德扬保留易修改、易插 ...
个人分类: 书籍文章分享|290 次阅读|0 个评论
分享 精密仪器项目(JESD204B)
chop147 2022-6-16 06:24
【问题11.16】为什么v5版本是6.4Glane速率,而v7就是3.2Glane速率了,都是10~40M的正弦波啊? 答:LANE的速率,可以大于等于“需要的速率”,只要能保证传输即可。 【问题11.17】专题课实现的最高采样率是多少? 答:专题课里有多个工程案例,实现的最高采样率是1Gbps。理论上,AD9144是可以实现2 ...
个人分类: FPGA学习汇总贴|511 次阅读|0 个评论
分享 【教程】史上最干货的Verilog语法课程_6小时掌握Verilog语法
chop147 2022-6-14 08:31
1、 在**找着零散的资料? **资源多而零散,缺乏系统性,严重影响学习热情;并且**资源质量参差不齐,很有可能学到一些错误的知识。 2、 拿着厚厚一本 Verilog 语法书看,看会儿就困? 语法这部分本来知识点就多,学起来相对枯燥,如果只看书自然会感觉枯燥无聊;走马 ...
个人分类: FPGA学习汇总贴|510 次阅读|0 个评论
分享 精密仪器项目(JESD204B)
chop147 2022-6-14 06:38
明德扬整理了的同学们提出的问题,本帖将所有问题进行一个汇总,大家可以从这里找到您想要学习或疑惑的问题,然后进入对应的汇总贴进行学习。 为方便您随时找到答案,敬请您收藏本网址! MDY专题课产品交流【汇总贴】_FPGA-明德扬/专业FPGA解决方案专家 (mdy-edu.com) 如果同学们的问题我们帖子里面没有的请第一时 ...
个人分类: FPGA学习汇总贴|0 个评论
分享 普大喜奔:明德扬新增元器件一站式配单服务
chop147 2022-5-27 12:06
很多人一听到明德扬,脑海就闪出两个字:培训。MDY除了专业的FPGA课程学习、FPGA培训,FPGA开发板、核心板、光纤模块生产销售,还有核心领域是FPGA技术项目承接,公司拥有强大的专业技术团队,专注于FPGA 项目的开发与设计,FPGA应用技术主要有高速接口、存储、图像处理及通信信号处理等方面。 当然,今天要奔走相告的 ...
个人分类: 芯片采购|285 次阅读|0 个评论
分享 MDY案例交流【汇总贴】
chop147 2022-5-27 08:05
如果同学们的问题我们帖子里面没有的请第一时间联系我:微信同步:13112063618易老师,我们对新问题进行补充! 1. AD和DA案例 1.1 案例编号:000400000001 简易示波器 【问题1.1.1】 下载开发板后,无波形显示 答:可能的原因有如下,请逐个确认排除: 1. SMA线注意是要公头,请与开发板核对一下。 2. 信号发生器没有 ...
个人分类: FPGA学习汇总贴|260 次阅读|0 个评论
分享 在线调试工具(SIGNALTAP chipscope vivado)问题
chop147 2022-5-19 10:04
【问题1】SIGNALTAP每次后,总是出现红色提示,如下图。 答:有可能以下几种情况,请逐个进行排除。 1. 每当修改了SIGNALTAP的设置,如添加观察信号,改变深度等,需要保存后,在QUARTUS重新编译一次,生成的文件再烧写。 2. 如果烧写后,仍然出现上面情况:一定要检查sof文件生成的日期,要确保是刚刚生成的!! ...
个人分类: FPGA学习汇总贴|545 次阅读|0 个评论
分享 GVIM问题答疑【汇总贴】
chop147 2022-5-13 07:45
【问题1】使用GVIM打开文件时,提示如下窗口,是怎么回事? 答:如上窗口,是提示您,您原来已经打开了此文件,现在又打开此文件,您是要哪种方式打开,分别是只读、可读写等。如果您不想有此提示,在打开前就应该把原来的文件关闭。 【问题2】安装GVIM之后,桌面出现三个图标,该使用哪一个? 答:使 ...
个人分类: FPGA学习汇总贴|665 次阅读|0 个评论
分享 VERILOG语法问题【汇总贴】
热度 1 chop147 2022-5-10 12:31
【问题1:ALWAYS不写ESLE表示保持原来的值】:下面是一个ALWAYS语句,当rst_n==1、a==1时,led的值是多少? 答:当rst_n==1,a==1时,上图中第3、第6和第9行都不满足条件,因此第4、7、10行的赋值语句都不会执行。也就是说led值没有改变。 所以,时钟上升沿之后,led还会 ...
个人分类: FPGA学习汇总贴|702 次阅读|0 个评论
分享 MP801开发板(Altera芯片)
chop147 2022-5-10 08:14
该板非常适合初学者学习fpga,明德扬为此提供大量的配套练习,以及提供完善的售后服务。在此,明德扬希望您早日掌握fpga编程技术,学有所成! 1. 总体介绍 下图总体展示了明德扬MP801开发板的硬件资源。如下所示: 明德扬 MP801开发板 载众多的外设,从简单的led到复杂的sdram等一应俱全,其中板载EP4CE ...
416 次阅读|0 个评论
分享 [FPGA] QUARTUS学习问题【汇总贴】
热度 1 chop147 2022-5-5 08:53
Quartus教程 —— 如果同学们的问题我们帖子里面没有的请第一时间联系我们对新问题进行补充! 【问题1】下载时,没有找到下载器 。如下图所示。 答:请确认以下步骤 1. 需要连接下载器,即USB blaster 2. 确认JTAG头没有插反,请仔细对照图片确认。 3. 确认开发板电源打开。 4. 如果还没 ...
个人分类: FPGA学习汇总贴|773 次阅读|1 个评论
分享 各种技巧、方法和案例的资源供求贴
热度 1 chop147 2022-4-15 08:25
以下是给同学们汇总的各种技巧、方法和案例,平时学习中常遇到的问题汇总,如果同学们的问题我们帖子里面没有的请第一时间联系我,我们对新问题进行补充!更多问题解疑可以点击链接查看:http://www.mdy-edu.com/wentijieda/20210410/1321.html 【问题1】 需要XXX型号的LCD屏、液晶屏的驱动代码. 答:市面上包 ...
个人分类: FPGA学习汇总贴|321 次阅读|0 个评论
分享 Verilog练习网站
神兽之花 2021-10-7 13:32
网址: https://hdlbits.01xz.net/wiki/Main_Page 根据题目进行编写代码,以实现对应的逻辑功能。 该网站集成了quartus工具,可进行综合和仿真。 可判断编写代码的结果正确性。 章节细化分明,可根据自己的需求来选择练习题目,如下图所示。 ...
个人分类: Verilog|666 次阅读|0 个评论
分享 Intel FPGA Arria® V, Cyclone® V, Stratix® V 以及更新的系列都不支持后仿 ...
热度 10 西西在冰城 2021-9-14 16:44
起源: 在做PAC,因为当前STP用不起来,所以老板委派我去做后仿。PAC主芯片S10,根据文档 Simulating Altera Designs Timing simulation is not supported for Arria® V, Cyclone® V, Stratix® V, and newer families. 正常后仿需要的文件: Testbench ■ Altera simulation libraries ■ ...
个人分类: FPGA|1022 次阅读|0 个评论

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-14 15:59 , Processed in 0.054796 second(s), 26 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部