标签: display

相关帖子	版块	作者	回复/查看	最后发表

tanner Ledit工艺文件问题？	Layout讨论区	fumes 2011-7-18	24 13011	andy2000a 2024-1-12 11:37
Quartus中利用FFT的IP核无法仿真出数据波形	数字IC设计讨论(IC前端\|FPGA\|ASIC)	jlqamark 2011-4-23	8 4615	iNostory 2018-5-30 16:34
为什么 Synopsys DC 在 Putty 下无法打开窗口	后端讨论区	fwolf 2009-8-18	2 14169	fwolf 2009-8-19 15:29
关于csmc的工艺库问题	Analog/RF IC 设计讨论	xu_qicheng 2010-12-11	18 4938	水啁啾 2014-4-26 20:32
TW2835设计出现的问题	单片机资料	素数 2009-5-11	0 1827	素数 2009-5-11 11:12
Verilog PLI教程 --- 第一部分介绍	数字IC设计资料(IC前端\|FPGA\|ASIC)	mulahui 2009-3-16	16 8470	simon_wang 2019-8-12 16:29
后仿真信号名中的反斜杠‘\’	数字IC设计讨论(IC前端\|FPGA\|ASIC)	gg9132qq 2010-12-27	11 6534	数学必考150 2023-12-12 10:25
关于clock tree	后端讨论区	conniezhou 2010-11-14	5 2791	jun_dahai 2010-11-23 08:43
cadence库调用的问题，大侠们救命	Analog/RF IC 设计讨论	xlyang0211 2010-11-22	7 4114	小捧星星 2024-4-22 15:51
请问怎样保存virtuoso的tf display 设置？	Layout讨论区	prayer163 2011-12-23	6 5739	jinglingmao 2012-2-3 14:29
在SRoute时遇到的问题	后端讨论区	jason1988 2011-9-27	1 3129	icfbicfb 2011-9-27 17:26
MODELSIM想显示值	数字IC设计讨论(IC前端\|FPGA\|ASIC)	kknd2009 2011-8-15	13 3250	remnant 2011-8-24 00:01
用于cadence的一个技术文件	电路设计资料	zzj0329 2008-4-15	4 1577	dlnxx 2009-3-21 02:17
如何使用silvaco里的tonyplot显示能带图	EDA资源使用讨论	xuhong1102 2011-9-6	17 19082	luoguoguo 2021-4-20 08:49
Verilog中Event的使用	数字IC设计讨论(IC前端\|FPGA\|ASIC)	dingowjt 2009-3-25	25 20551	luminate 2016-6-1 16:59
为什么原理图和版图的引脚总是对应不起来？	Analog/RF IC 设计讨论	sanxingstar 2010-10-30	14 7577	yangptzn 2015-8-22 22:27
请教verilog中TASK可以不带输入输出吗	数字IC设计讨论(IC前端\|FPGA\|ASIC)	qq527343816 2009-12-3	5 3180	zhoushen_kr 2014-8-22 08:57
请教：ModelSim 不能显示$display内容？	数字IC设计讨论(IC前端\|FPGA\|ASIC)	chkmin 2008-9-15	8 4634	zhunh 2011-7-11 19:54
Quartus中利用FFT的IP核无法仿真出数据波形	数字IC设计资料(IC前端\|FPGA\|ASIC)	jlqamark 2011-4-23	1 6488	gabriellb 2011-5-15 13:34
verdi200904调用neditor就跳出	EDA资源使用讨论	gudonglaile 2011-6-17	0 2109	gudonglaile 2011-6-17 16:58

更多...

标签: display

相关帖子

相关日志