标签: begin

相关帖子	版块	作者	回复/查看	最后发表

怎么才能让fpga程序面积小，速度快	数字IC设计讨论(IC前端\|FPGA\|ASIC)	pharaohking 2007-11-29	30 6607	vongy 2012-3-7 10:29
请问Verilog 的 include的编写	数字IC设计讨论(IC前端\|FPGA\|ASIC)	yam709394 2009-9-9	12 8427	xinchen.tang 2011-7-18 10:41
求教一下状态机的状态跳转问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	stephua 2010-12-8	12 6801	stephua 2010-12-13 15:47
SystemVerilog很纠结的一个问题（真的解决不了了吗？都想哭了）	IC验证讨论	qiantianyiqian 2011-6-28	18 6384	tjuyfb 2013-5-26 18:14
VHDL脉冲边沿检测问题求助！急急急	数字IC设计讨论(IC前端\|FPGA\|ASIC)	562023030 2011-7-2	11 6883	life_time 2012-4-17 20:01
System Verilog 中队列的使用问题	IC验证讨论	figoshu 2009-9-25	17 22069	jiegeng66 2019-1-26 16:23
检测信号（非clk）上跳沿的问题，高手帮帮小弟吧！	数字IC设计讨论(IC前端\|FPGA\|ASIC)	zpc987 2010-11-6	33 8183	gyl1125 2011-7-21 23:34
除法器	数字IC设计讨论(IC前端\|FPGA\|ASIC)	njithjw 2011-7-17	0 2524	njithjw 2011-7-17 20:38
计数器产生的门控时钟问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	iampeter 2011-7-20	4 3956	zhunh 2011-7-23 23:41
请教Verilog高手关于位拼接运算符的问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	gatezte2008 2009-4-14	21 24094	yu19950720 2020-12-21 14:03
怎样用异步清零端的D触发器实现同步清零端的D触发器	数字IC设计讨论(IC前端\|FPGA\|ASIC)	智慧棒 2009-3-22	6 17771	hpfed 2011-6-27 22:21
verilog中任务、循环的使用帮助请教？？？	数字IC设计讨论(IC前端\|FPGA\|ASIC)	bjvid 2004-5-25	7 4556	firstrainbow 2005-8-2 09:58
急，请教高手达人，怎么用spectre仿真高速D触发器的眼图？	Analog/RF IC 设计讨论	mariter 2009-12-7	4 6393	yyan0129 2014-8-19 17:26
请教Verilog高手关于位拼接运算符的问题	数字IC设计资料(IC前端\|FPGA\|ASIC)	gatezte2008 2009-4-14	0 4861	gatezte2008 2009-4-14 20:38
Can't resolve multiple constant drivers	数字IC设计讨论(IC前端\|FPGA\|ASIC)	dsj11521 2008-5-19	10 22849	xuehui869 2009-1-11 19:48
verilog2.5分频设计	数字IC设计讨论(IC前端\|FPGA\|ASIC)	layow 2009-11-10	5 5886	荒漠小草 2016-9-21 11:30
4.5分频	数字IC设计讨论(IC前端\|FPGA\|ASIC)	elvan 2010-5-28	27 8980	dlb05061131 2011-6-30 09:39
关于modelsim的saif文件生成问题。	数字IC设计讨论(IC前端\|FPGA\|ASIC)	rodgersli 2010-1-9	3 6033	testi 2015-11-30 19:21
有人写过NANDflash控制器吗？求教	IC验证讨论	fengyelin126 2008-12-30	5 4187	genorry 2012-7-23 01:26
求助verilog写激励的问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	haole0424 2009-3-19	4 3456	ttxszcm 2009-3-20 22:17

更多...

标签: begin

相关帖子

相关日志