在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子

tag 标签: VHDL

相关帖子

版块 作者 回复/查看 最后发表
VHDL Programming by Example(McGraw.Hill著) attachment 数字IC设计资料(IC前端|FPGA|ASIC) canican 2007-12-5 111 21189 mydownload520 2011-4-26 23:28
发一个MIT教程-麻省理工指定教材 -- Circuit Design with VHDL attachment 数字IC设计资料(IC前端|FPGA|ASIC) gdzhangsir 2007-12-24 221 35123 nianhai1212 2023-11-8 17:15
Mentor_VHDL设计流程 attachment 数字IC设计资料(IC前端|FPGA|ASIC) vfdff 2007-12-30 44 11299 DeepTHought 2019-10-1 06:34
VHDL的FUNCTION中参数定义整数是不是要定义范围啊?? 数字IC设计讨论(IC前端|FPGA|ASIC) xmffsf 2011-4-17 1 3106 xmffsf 2011-4-17 09:48
VHDL语言资料 attachment EDA资源使用讨论 xiaoqing_lu 2008-3-19 127 18639 吴国耀 2016-4-17 05:37
Circuit_Design_with_VHDL_(2004(全集) attachment Analog/RF IC 资料共享 txqbing 2008-4-4 129 20272 ykjing2 2013-1-24 07:59
vhdl 设计数字钟 attachment 数字IC设计资料(IC前端|FPGA|ASIC) empmit 2008-4-19 59 12078 sarah.china 2011-6-8 20:18
自动售货机 attachment 数字IC设计资料(IC前端|FPGA|ASIC) empmit 2008-4-19 34 9909 吴国耀 2016-4-17 05:32
VHDL 参考资料小集 attachment 电路设计资料 deliquiz 2008-5-3 55 7606 wuspirit 2009-8-6 17:01
vhdl-verilog-system C attachment 数字IC设计资料(IC前端|FPGA|ASIC) forest103459 2008-7-21 60 15239 吴国耀 2016-4-17 04:36
VHDL编程教学示例 attachment 数字IC设计资料(IC前端|FPGA|ASIC) datou424 2008-8-6 67 13527 my8310291 2017-7-27 14:32
【资料】VHDL教程 attachment 数字IC设计资料(IC前端|FPGA|ASIC) datou424 2008-8-6 192 30148 火炎飞弹 2017-8-15 10:27
vhdl教程 attachment 数字IC设计资料(IC前端|FPGA|ASIC) flywonder 2008-9-19 81 10525 最后的和弦 2012-12-25 20:02
a vhdl primer 好东西啊,来看看 attachment 数字IC设计资料(IC前端|FPGA|ASIC) flywonder 2008-9-19 29 4377 liusupeng 2010-10-24 16:16
[ebook] VHDL在混合信号模型设计中的应用---带书签 高清晰(搜索无重复)(申请置顶) attachment 数字IC设计资料(IC前端|FPGA|ASIC) verydc 2008-10-5 56 9125 萝卜土豆 2011-9-29 18:09
【ebook】 VHDL和Verilog 黄金参考手册 (两本)(高清晰)(搜索无重复) attachment 数字IC设计资料(IC前端|FPGA|ASIC) verydc 2008-10-8 900 89213 lutherliu 2022-7-10 11:09
最新版 Design Compiler user guide attachment 后端资料区 york_230662 2008-10-14 78 16003 haoningtime 2014-6-24 17:20
华为_内部培训资料大全(EDA研发)【申请置顶】 attachment 数字IC设计资料(IC前端|FPGA|ASIC) verydc 2008-11-14 3806 271256 Gavin-35 2024-1-17 19:20
基于FPGA的交通灯程序设计 attachment 数字IC设计资料(IC前端|FPGA|ASIC) jiaozhu0317 2008-11-19 26 6424 吴国耀 2016-4-17 05:31
VHDL 教程 attachment 数字IC设计资料(IC前端|FPGA|ASIC) huangcarl070 2008-8-1 63 9464 aljuied 2010-4-15 17:51

相关日志

分享 VHDL调用verilog模块,接口类型不一致报错,如何解决?
热度 1 karyen 2022-6-16 11:05
VHDL文件A,调用Verilog文件B A文件中: b:in integer range 0 to 11; signal l : integerrange 0 to 11; signal m : integerrange 0 to 11; u_B: B port_map( ...
个人分类: VHDL|739 次阅读|0 个评论
分享 Verilog HDL语言基础
热度 1 Shangkui 2020-3-19 16:57
二选一选择器 module muxtwo(out,a,b,s1); input a,b,s1; output out; reg out; always @ (s1, or a or b) if (!s1) ...
个人分类: 芯片设计|2603 次阅读|0 个评论
分享 Vhdl与Verilog混仿问题【解决方案】
mcm908911 2020-1-9 17:04
第一篇技术日志,希望自己能坚持写下去,帮助别人,提升自己。 入职新公司,遇到vhdl和verilog混仿问题,十分烧脑,今天终于把问题都解决了,现在分享在这里,与大家一起进步。 【1.vcs编译】 在vcs命令行中加入以下内容 //建立synopsys_sim.setup mkdir work echo \"WORK default\" syn ...
个人分类: 环境与仿真|1744 次阅读|0 个评论

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 03:18 , Processed in 0.018125 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部