标签: input

相关帖子	版块	作者	回复/查看	最后发表

新手请教：关于总线发送数据的写法	数字IC设计讨论(IC前端\|FPGA\|ASIC)	zzczx 2004-12-28	0 2475	zzczx 2004-12-28 15:49
[原创] 流水线加法器	数字IC设计讨论(IC前端\|FPGA\|ASIC)	yh919 2005-8-27	11 6850	iNostory 2018-10-15 11:18
请问斑竹一个关于dpll的问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	guanfree 2003-7-18	26 8167	guolh 2016-12-20 15:32
请教verilog hdl	数字IC设计讨论(IC前端\|FPGA\|ASIC)	greycat 2003-7-25	10 4341	greycat 2003-9-2 18:35
verilog 编译	数字IC设计讨论(IC前端\|FPGA\|ASIC)	greycat 2003-9-2	3 2807	bravelu 2003-9-2 16:49
怎样使用GSR全局信号作为我的module的reset信号？	数字IC设计讨论(IC前端\|FPGA\|ASIC)	yinchb 2003-10-22	9 4846	一声叹息 2003-10-22 21:30
请教：verilog里如何调用LPM宏单元库	数字IC设计讨论(IC前端\|FPGA\|ASIC)	raindj 2004-3-11	11 9096	raindj 2004-3-12 10:39
继续请教：verilog里如何调用LPM宏单元库	数字IC设计讨论(IC前端\|FPGA\|ASIC)	raindj 2004-3-12	8 5239	threewill 2004-8-13 11:06
i2c vhdl程序	数字IC设计讨论(IC前端\|FPGA\|ASIC)	shjjsj 2004-4-1	31 8799	438957323 2010-6-2 15:58
求助:XILINX中Block Ram的问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	yybinliu 2004-4-3	7 6010	scmswxiloveyou 2013-11-24 17:34
如果DC综合完成后出现下面的时序报告，你会怀疑跟那些constranits有关系？	数字IC设计讨论(IC前端\|FPGA\|ASIC)	youyou 2004-5-12	4 4728	goodhope 2004-5-12 23:45
[求助]看看这句赋值为什么不可以？（verilog）	数字IC设计讨论(IC前端\|FPGA\|ASIC)	brotherjam 2004-5-17	17 3837	brotherjam 2004-6-7 22:28
[求助]task块内的赋值是不是阻塞的？	数字IC设计讨论(IC前端\|FPGA\|ASIC)	brotherjam 2004-6-15	3 3036	kingmemory 2004-6-18 09:10
请教CPLD布线问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	lyu 2004-8-17	2 3060	bravelu 2004-8-17 17:27
实在不明白哪里出错，请指教！谢谢	数字IC设计讨论(IC前端\|FPGA\|ASIC)	craftfox 2004-9-19	4 2190	prguo 2004-9-20 16:16
请教verilog有限状态机的综合和仿真问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	xinyancode 2004-10-22	4 2795	bravelu 2004-10-22 23:04
奇数分频（例7分频）	数字IC设计讨论(IC前端\|FPGA\|ASIC)	crst 2004-11-15	25 8895	kuangjianghua 2009-7-2 17:05
请问应用task的时候，什么时候应该加输入，输出说明呢？	数字IC设计讨论(IC前端\|FPGA\|ASIC)	yifan225 2005-5-14	0 2379	yifan225 2005-5-14 08:35
有关偏移约束的几个问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	yifan225 2004-12-30	2 2319	pppaaa 2005-7-24 19:41
xilinx pci32 logic core question????	数字IC设计讨论(IC前端\|FPGA\|ASIC)	hypee 2005-2-5	2 2833	波斯猫 2005-3-7 20:25

更多...

标签: input

相关帖子

相关日志